JPH04216242A - ビット/バイト変換方式 - Google Patents

ビット/バイト変換方式

Info

Publication number
JPH04216242A
JPH04216242A JP41066590A JP41066590A JPH04216242A JP H04216242 A JPH04216242 A JP H04216242A JP 41066590 A JP41066590 A JP 41066590A JP 41066590 A JP41066590 A JP 41066590A JP H04216242 A JPH04216242 A JP H04216242A
Authority
JP
Japan
Prior art keywords
buffer
bit
cos
byte
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP41066590A
Other languages
English (en)
Inventor
Yasuo Fujii
康雄 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP41066590A priority Critical patent/JPH04216242A/ja
Publication of JPH04216242A publication Critical patent/JPH04216242A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、伝送装置の監視ユニッ
ト内に搭載されて伝送ユニットの障害の発生、消滅など
の変化を識別し、予め定められたパターンの出力を生じ
るビット/バイト変換方式に関する。
【0002】近年、伝送装置の監視の精度向上および通
知におけるMMI(マンマシンインタフェース)の高機
能化に伴ない、監視装置は多数の障害を短時間で解析処
理することが望まれ、これにはハードウエアとソフトウ
エアを統合したアーキテクチャの決定が重要になってき
ている。
【0003】
【従来の技術】上記種類の監視ユニットは、メモリに展
開された、伝送装置の各個別のユニットから集めた障害
をビット/バイト(bit/Byte) 変換器と呼ば
れるCOS(Change of Status) 処
理専用ハードウエアを用いて処理し、各障害個別に、障
害の時間変化データに変換する。時間変化データは、1
つの障害に対してメモリの1バイトを用い、そのLSB
をb0、MSBをb7として、b0で現在の監視結果、
b1で前回(1単位時間前)の監視結果、b2で前々回
(2単位時間前)の監視結果を表わす。ビットの値が例
えば1のとき障害、0のとき非障害である。かゝる1バ
イトのビット値によって障害の状態が定義され、例えば
障害発生中(継続)なら07、障害回復中(継続)なら
00、障害発生なら03、瞬時障害の発生なら02、障
害回復なら06(いずれもHEX)であり、かゝるコー
ドで通報される。
【0004】かゝる処理を同時に、複数の障害項目別に
行なうことで─、多数の監視項目のCOS処理を短時間
で実行する。図5にこの処理要領を示す。n段、各段2
バイトの容量の、SVのバッファBUF0 へn個の伝
送ユニット#1〜#nの状態データ(各2バイト)が定
期的に取込まれ、ビットバイト変換器10ではこれをバ
ッファBUF1 〜BUF3 へ逐次取込む。取込み先
は現在バッファポインタ12が定める。即ちこのポイン
タ12は1,2,3,1,2,……を繰り返すカウンタ
で、セレクタ14はポインタ12の計数値が1ならBU
F1 へ、2ならBUF2 へ、3ならBUF3 へ、
再び1ならBUF1 へ、……BUF0 の内容を転送
する。この結果は、例えばBUF2 が現在バッファ、
BUF1 が前回バッファ、BUF3 が前々回バッフ
ァになる。ビット/バイト変換器10ではこれらのバッ
ファBUF1 〜BUF3 の内容につきCOS処理を
して各ユニットの状態を示すデータをバッファCOS 
 BUFへ出力する。判定手段16はCOS  BUF
の内容から障害発生、回復、瞬時障害などを判断し、そ
れらを示すコードを上位装置へ出力する。
【0005】具体的な例で説明すると、伝送ユニット#
1は伝送装置のパワー部とし、その10箇所の状態が取
出されてそれらが各1ビット、計10ビットで表わされ
、バッファBUF0 へのビット割付けは図6の通りと
する、即ち各バイトのb2〜b0は空、各バイトのb7
〜b3は、上記10箇所を1〜10で表わして、その1
〜5と6〜10であるPW01〜PW05とPW06〜
PW10とする。そして各ビットPW01〜PW10は
同図(b)に示すように前々回は01010……0,前
回は11110……0,今回は10010……0とする
。このときバッファBUF0 のユニット#1の内容は
図7(a)、BUF3 のユニット#1の内容は同図(
b)、BUF1 のユニット#1の内容は同図(c)、
BUF2 のユニット#1の内容は同図(d)になる。 COS処理では、これらのBUF1 〜BUF3 の各
ビット別の時間変化をとって同図(e)を得る。即ちb
0は現在、b1は前回、b2は前々回のPW01〜PW
10の値であり、PW01は図7の(b)〜(d)に示
すように前々回は0、前回は1、現在は1であるから0
11であり、PW02は前々回は1、前回は1、現在は
0であるから110になり、他もこれに準ずる。1は障
害、0は非障害であるから、前回が0、現在が1で障害
発生であるが、こゝでは保護をとって1が2度続くとき
従って011で障害発生とする。010のときは障害が
発生して直ちに消滅したのであり、これは瞬時障害の発
生とする。111は障害継続であり、このような状態か
ら0になる即ち110のときは障害消滅、回復である。 000は非障害継続中(変化なし)である。
【0006】
【発明が解決しようとする課題】図5でハードユニット
(伝送ユニット#1〜#n)からバッファBUF0 に
展開されるデータは、プロセッサから見て各ビット毎に
予め決められた規則で行なわれるが、個々のハードウエ
アは独立であること、ハードウエア設計上の都合などか
ら、図6,7などから明らかなように空きビットが多く
、必要以上に多くのビットを使用する。このためビット
/バイト処理においてメモリが不足する、空きビットも
変換処理の対象になり変換処理後も検索したりするため
処理に時間を要し、処理能力が不足することがある、等
の問題がある。
【0007】具体例を挙げるとBUF0 の容量は2K
バイト、BUF1 〜BUF3 も2Kバイト、COS
  BUFは各ビットをバイトに変換するので16Kバ
イト必要になる。またこれだけのデータを処理しなけれ
ばならないから所要時間も大になる。
【0008】本発明はかゝる点を改善し、必要なメモリ
容量の低減および処理の高速化を図ることを目的とする
ものである。
【0009】
【課題を解決するための手段】本発明1ではバッファB
UF0 からビット/バイト変換器10へデータを送る
とき、空きビットは送らないようにする。バッファBU
F0 のどのビットは使用で、どのビットは空きかはR
OMデータテーブルに登録しておく。例えば使用ビット
は1、空きビットは0で定義すると、図6の伝送ユニッ
ト#1のBUF0 に対してはb7〜b3は1、b2〜
b0は0になる。図1のROMテーブルはこれを示して
いる。このROMテーブルの上から3段目は伝送ユニッ
ト#2のBUF0 に対する使用/空きビットを示す。
【0010】本発明2では、BUF0 から変換器10
へは単純に、空きビットも送るが、変換器10でこれを
受けて、現在バッファポインタが示すバッファBUF1
 〜BUF3 へ格納する際に、上記ROMデータテー
ブルを用いて空きビットは廃棄し、バッファへは展開し
ないようにする。
【0011】本発明3では、変換器10へも単純に、空
きビットも展開するが、COS処理して結果をCOS 
 BUFへ展開する際に、上記ROMデータテーブルを
用いて空きビットは処理せず、これをとばして使用ビッ
トのみ処理する。
【0012】本発明4ではCOS  BUFへの展開ま
で従来と同様に処理し、これで図7(e)が得られるが
、このバッファ中の空きバイトを、予め作成しておいた
ROMデータテーブルを用いて除き、使用バイトだけを
新バッファにコピーにする。図5の判定16はこの新バ
ッファにつき行なう。
【0013】
【作用】このように本発明では空ビットを除いて処理す
るので、メモリ容量の低減および処理時間の短縮が図れ
る。メモリ低減効果は本発明1,2が最も大きく、バッ
ファBUF1 〜BUF3 とCOS  BUFのメモ
リ容量を低減できる。本発明3ではBUF1 〜BUF
3 の容量は従来と変らず、COS  BUFの容量の
み低減できる。本発明4ではメモリ容量は従来と変らな
い。処理速度向上は本発明1,2,3が最大で、ビット
/バイト変換処理とCOS結果解析処理の両方を高速化
できる。本発明4ではビット/バイト変換処理は従来と
変らないが、COS結果解析処理を高速化できる。
【0014】
【実施例】本発明1の実施例を図1に示す。監視装置S
VのバッファBUF0 の内容は図6(a)の如くであ
るが、この各バイト中の使用ビット、空きビットは1,
0でROMテーブルに格納しておく。BUF0 からビ
ット/バイト変換器10のバッファへのデータ転送に対
してこのROMテーブルを各ビット毎に参照する。これ
はビットポインタをインクリメントしながら例えば図の
左から右へ、上段から下段への順で行なう。ステップ2
1がこれを示す。このポインタが示すROMテーブルの
ビットを読出し、0か否かチエックする(22)。0な
ら何もせず、バッファBUF0 の次のビットを読出す
ようにし(27)、1ならBUF0 の当該ビットを転
送バイトに設定し(23)、転送バイトのビットカウン
タをインクリメントする(24)。そしてこのビットカ
ウンタ値が8か否かチェックし(25)、8でなければ
再び次のビットを読出すようにし(27)、8なら転送
バイトデータを変換器10へ転送し、ビットカウンタを
0にクリアする(26)。即ち、チェックはビット単位
、転送はバイト単位である。こうして空きビットは送ら
ず、使用ビットのみ送る。
【0015】本発明2の実施例を図2に示す。ステップ
31ではビット/バイト変換器10はバッファBUF0
 から単純に、空きビットも含めて1バイトデータをも
らう。ROMテーブルを参照し(32,33)、0なら
何もせず、唯、BUF0 のビットポインタをインクリ
メントし(38)、1なら当該受信データビットを転送
バイトに設定し(34)、転送バイトのビットカウンタ
をインクリメントし(35)、このビットカウンタの値
が8か否かチェックし(36)、8でなければBUF0
 のビットポインタをインクリメントし、8なら転送バ
イトデータをバッファBUF1 〜BUF3のいずれか
へ転送し、ビットカウンタを0にクリアする(37)。 ステップ38を通る毎にビットポインタが進み、やがて
8になる(39)が、このときビットポインタを0に戻
し(40)、変換器10は次の1バイトをBUF0 か
らもらう。こうして変換器10内でBUF1 〜BUF
3 への展開の際に空きビットを除去することができ、
本発明1のようにSV側の変更を要することはない。
【0016】本発明3の実施例を図3に示す。本発明3
ではBUF0 の内容をそのまゝBUF1 〜BUF3
 へ展開するから各バイトの各ビットの使用/空きはB
UF0 のそれと同じであり、従ってROMテーブルは
本発明1〜3で同じである。このROMテーブルを参照
して(41,42)1ならBUF1 〜BUF3 の内
容をもとにCOS処理を行い(43)、0ならとばして
次へ行く(44)。これでCOS処理及びその後の判定
処理を高速化できる。本発明3では変換器10のハード
ウエアの改造を殆んどしなくて済む。
【0017】本発明4の実施例を図4に示す。本発明4
ではCOS処理まで従来と同じであり、従ってCOS 
 BUFの内容は図7(e)の如くなる。この図に示さ
れるようにPW01〜PW05,PW06〜PW10は
使用バイトであるが、これらの間のPW11〜16に対
応する6バイトは空きである。この場合のROMテーブ
ルはこの使用バイト、空きバイトを示し、本例では01
が前者、00が後者を示す。COS  BUFの各バイ
トと一対一に対応するこのROMテーブルを用い(51
,52)、このテーブルの01に対応するCOS  B
UFのバイトを新バッファへ、00に対応するバイトを
除くことで詰めながら、格納する(53)。
【0018】本発明1,2のようにビット/バイト変換
器のバッファへ展開するまでに空きビットを除いて詰め
る処理を行なうと、各バッファBUF1 〜BUF3 
における空きビットは、このメモリはバイト単位として
も8ビット以下であり、各バイトに空きビットがある従
来方式に比べて大きなメモリ容量の節減が図れる。なお
この場合、各伝送ユニット#1,#2,…のデータは、
上記詰めの処理で従来の位置から移動し、バイトに跨が
って存在するものも出てくるが、これはCOS処理には
支障ない。即ちBUF1 〜BUF3 で同様な移動が
行なわれているから、1番目同志、2番目同志、…と順
に処理して行くだけでCOS処理でき、図7(e)で空
きバイトを除いたものが得られる。
【0019】図7(e)の各バイトと、伝送ユニット#
1の監視点PW01,PW02,…(一般化して言えば
各伝送ユニット#1,#2,…の各監視点)との対応は
テーブルで示す。このテーブルには従来方式では空きバ
イト対応欄があるが、本発明ではこれがなく、使用バイ
ト対応欄のみを詰めたものになる。
【0020】
【発明の効果】以上説明したように本発明によれば、ビ
ット/バイト変換に要するメモリ容量を低減することが
でき、また処理所要時間を短縮することができる。
【図面の簡単な説明】
【図1】本発明1を説明する流れ図である。
【図2】本発明2を説明する流れ図である。
【図3】本発明3を説明する流れ図である。
【図4】本発明4を説明する流れ図である。
【図5】ビット/バイト変換器のブロック図である。
【図6】バッファBUF0 の内容の説明図である。
【図7】バッファBUF1 〜BUF3 とCOSバッ
ファの内容の説明図である。
【符号の説明】
21〜27      各ステップ 31〜40      各ステップ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  各伝送ユニットの各部の状態を表わす
    ビットを監視装置のバッファへ取込み、これをビット/
    バイト変換器の現在、前回、前々回各バッファへ取込ん
    でCOS処理し、その結果をCOSバッファへ取込み、
    このCOSバッファの内容により各伝送ユニットの各部
    の状態を判定する処理におけるビット/バイト変換方式
    において、監視装置のバッファ(BUF0 )のデータ
    をビット/バイト変換器へ送り込むとき、予め作成して
    おいたROMテーブルを参照して、該バッファの空きビ
    ットは送り込まず、使用ビットのみ送り込む(23)こ
    とを特徴とするビット/バイト変換方式。
  2. 【請求項2】  各伝送ユニットの各部の状態を表わす
    ビットを監視装置のバッファへ取込み、これをビット/
    バイト変換器の現在、前回、前々回各バッファへ取込ん
    でCOS処理し、その結果をCOSバッファへ取込み、
    このCOSバッファの内容により各伝送ユニットの各部
    の状態を判定する処理におけるビット/バイト変換方式
    において、監視装置のバッファから送り込まれたデータ
    をビット/バイト変換器の現在バッファへ展開するとき
    、予め作成しておいたROMテーブルを参照して、該バ
    ッファの空きビットは展開せず、使用ビットのみ展開す
    る(34)ことを特徴とするビット/バイト変換方式。
  3. 【請求項3】  各伝送ユニットの各部の状態を表わす
    ビットを監視装置のバッファへ取込み、これをビット/
    バイト変換器の現在、前回、前々回各バッファへ取込ん
    でCOS処理し、その結果をCOSバッファへ取込み、
    このCOSバッファの内容により各伝送ユニットの各部
    の状態を判定する処理におけるビット/バイト変換方式
    において、ビット/バイト変換器でCOS処理するとき
    、予め作成しておいたROMテーブルを参照して、現在
    、前回、前々回各バッファの空きビットは処理せず、使
    用ビットのみ処理する(43)ことを特徴とするビット
    /バイト変換方式。
  4. 【請求項4】  各伝送ユニットの各部の状態を表わす
    ビットを監視装置のバッファへ取込み、これをビット/
    バイト変換器の現在、前回、前々回各バッファへ取込ん
    でCOS処理し、その結果をCOSバッファへ取込み、
    このCOSバッファの内容により各伝送ユニットの各部
    の状態を判定する処理におけるビット/バイト変換方式
    において、前記COSバッファの内容により各伝送ユニ
    ットの各部の状態を判定するに先立って、予め作成して
    おいたROMテーブルを用いて、該COSバッファの空
    きバイトは新バッファにコピーせず、使用バイトのみコ
    ピーして(53)、データ圧縮することを特徴とするビ
    ット/バイト変換方式。
JP41066590A 1990-12-14 1990-12-14 ビット/バイト変換方式 Withdrawn JPH04216242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41066590A JPH04216242A (ja) 1990-12-14 1990-12-14 ビット/バイト変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41066590A JPH04216242A (ja) 1990-12-14 1990-12-14 ビット/バイト変換方式

Publications (1)

Publication Number Publication Date
JPH04216242A true JPH04216242A (ja) 1992-08-06

Family

ID=18519786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41066590A Withdrawn JPH04216242A (ja) 1990-12-14 1990-12-14 ビット/バイト変換方式

Country Status (1)

Country Link
JP (1) JPH04216242A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582676B2 (en) 2000-08-14 2003-06-24 The University Of British Columbia Hydrogen generation from water split reaction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582676B2 (en) 2000-08-14 2003-06-24 The University Of British Columbia Hydrogen generation from water split reaction

Similar Documents

Publication Publication Date Title
EP1187003B1 (en) Program development support apparatus
EP0225603B1 (en) Distributed processing system and method
US20040078690A1 (en) Program counter trace system, program counter trace method, and semiconductor device
JPH01134541A (ja) 情報処理装置
JPH04216242A (ja) ビット/バイト変換方式
JP3263671B2 (ja) 誤り検出装置
US9753084B2 (en) Debug circuit, semiconductor device, and debug method
JP2624299B2 (ja) 加速演算回路
JP2878264B1 (ja) トレーサ装置、トレースデータ圧縮方法および圧縮トレースデータ読み出し方法
US10416888B2 (en) Parallel processing device, method for controlling parallel processing device, and controller used in parallel processing device
JP2513219B2 (ja) デ−タ処理用プロセツサ
US6795879B2 (en) Apparatus and method for wait state analysis in a digital signal processing system
JP2813992B2 (ja) Ctスキャナにおけるローデータ圧縮装置および伸張装置
JPH11338742A (ja) ログ収集方法、ログ方式及び記録媒体
JP3090053B2 (ja) 回路データ用モニタ装置
US20050010909A1 (en) Non-intrusive testing method for real-time software
JPH10105372A (ja) データ列の圧縮装置及び圧縮方法
JP3164996B2 (ja) シリアルデータ受信装置
JPH1091485A (ja) アラーム監視装置
JPH04309044A (ja) データモニタ装置
JP3290221B2 (ja) 分散階層形データ処理システム
JPH02220149A (ja) Ras情報収集方法
JPH05158711A (ja) 情報処理方法およびその装置
JPH0253143A (ja) 擬似障害発生システム
JPH0888636A (ja) パケット交換装置及びバッファ装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312