JPH04215165A - 複合バスを用いたプロセッサ間通信のアドレス指定方式 - Google Patents

複合バスを用いたプロセッサ間通信のアドレス指定方式

Info

Publication number
JPH04215165A
JPH04215165A JP41009090A JP41009090A JPH04215165A JP H04215165 A JPH04215165 A JP H04215165A JP 41009090 A JP41009090 A JP 41009090A JP 41009090 A JP41009090 A JP 41009090A JP H04215165 A JPH04215165 A JP H04215165A
Authority
JP
Japan
Prior art keywords
bus
processor
minor
address
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP41009090A
Other languages
English (en)
Inventor
Yoshihiko Nodera
野  寺  義  彦
Mikiro Sakurai
桜  井  幹  郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
KDDI Corp
Original Assignee
Kokusai Denshin Denwa KK
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK, NEC Corp filed Critical Kokusai Denshin Denwa KK
Priority to JP41009090A priority Critical patent/JPH04215165A/ja
Publication of JPH04215165A publication Critical patent/JPH04215165A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は各種マルチプロセッサシ
ステムにおけるプロセッサ間通信のアドレス指定方式に
関する。
【0002】
【従来の技術】図2および図3を基に説明する。
【0003】従来マルチプロセッサで複合バスを用いる
場合のプロセッサ間通信の通信相手を示すアドレス方式
は、図2で示す基本アドレス部のみで表わしていた。基
本アドレス部の着信アドレス部(DA)には着信プロセ
ッサ番号を、発信アドレス部(SA)には送信プロセッ
サ番号を送信元プロッセサでセットし、途中のバスおよ
びバス結合プロセッサは着信アドレス部(DA)により
トークンリング方式等によりルーティング処理をしてい
た。この詳細を第3図の如くの例を用いて従来のアドレ
ス方式を説明する。
【0004】61は、送出先プロセッサ番号と送出先プ
ロセッサの属するマイナーバスのアドレス管理表を示す
【0005】各プロセッサ番号の付与はシステムでユニ
ークに割当てられており、送出元プロセッサでは基本ア
ドレス部の着信アドレス部(DA)に着信プロセッサ番
号(図中では10)を設定しマイナーバス53上にメッ
セージを送出する。
【0006】マイナーバス53上では一般の他のプロセ
ッサは、IEEE802に準拠したメディアアクセスコ
ントロール(MAC)で着信アドレス部(DA)から着
信プロセッサ番号を判定し、該部の内容が自分自身を示
していなければマイナーバスに取り込んだメッセージを
送出する。
【0007】しかし、メジャーバスとマイナーバスを結
合するバス結合プロセッサ52では全てのメッセージを
レイア3まで上げて、着信アドレス部(DA)のプロセ
ッサ番号からマイナーバスアドレステーブル61を参照
して送出先プロセッサの属するマイナーバスを特定し、
メジャーバス51に送信、メジャーバス51に接続して
あるバス結合プロセッサ55がメッセージを受信し、バ
ス結合プロセッサ52と同様な処理により送出先マイナ
ーバス56を見付け、これにより該バスにメッセージを
送出することで着信すべきプロセッサ57にメッセージ
が到達する。
【0008】
【発明が解決しようとする課題】上述の従来技術では、
基本アドレス部のみで発信プロセッサまで指定していた
ことから、メジャーバスとマイナーバスを結合するバス
結合プロセッサでアドレス毎に接続されるバスを図3で
例示したマイナーバスアドレステーブルの如く管理する
必要があった。また、メジャーバスとマイナーバスを結
合するバス結合プロセッサでは、基本アドレス部の着信
プロセッサ番号が自分自身でなくてもメッセージの情報
を取り込んで管理表(アドレステーブル)を参照する処
理が必要であった。よって、情報転送において処理遅延
が生じていた。
【0009】本発明は上述の問題点を改善し、バス結合
装置によるプロセッサの属するバス番号の管理を不要と
し、情報転送における処理遅延を解消することを目的と
する。
【0010】
【課題を解決するための手段】本発明の特徴であるアド
レス指定方式は、これまでの基本アドレス部に加え、ユ
ーザ情報をのせるフィールドであった情報フィールド部
(INF)に拡張アドレス部を設け、該拡張アドレス部
では着信する他のマイナーバス内の送出先プロセッサを
指定し、メジャーバスとマイナーバスを結合する装置(
バス結合プロセッサ)では拡張アドレス部の情報若しく
は固定的な値を基本アドレス部に設定することにより、
プロセッサ間に位置する各バス内をメッセージ中継する
ことで、バス結合プロセッサの処理を軽減し、延ては伝
送時間の短縮を図るためのものである。すなわち、複数
のプロセッサとプロセッサ間通信に用いられるマイナー
バスで構成されるユニットと該ユニットの集合をメジャ
ーバスで結合した複合バスを有する分散型システムのユ
ニット間プロセッサ通信において通信のためのメッセー
ジのアドレス部として基本部以外に拡張部を持ち、発信
側プロセッサでは該基本部および該拡張部へのアドレス
セットを行ない発信し、着信側プロセッサとの間に介在
するバス結合手段それぞれにおいて該拡張部のアドレス
情報およびバス結合手段が固定的に持つ自己アドレス情
報で該基本部のアドレス情報を固定的に入れ換えルーテ
ィングすることで、バス結合手段におけるルーティング
処理を高速に行なえることを特徴とするアドレス指定方
式である。
【0011】
【作  用】本発明によると、フレームフォーマットに
、基本アドレス部の他に拡張アドレス部をもうけ、拡張
アドレス部により他のマイナーバス内の送出先プロセッ
サを指定する。メジャーバスとマイナーバスを結合する
装置では、拡張アドレス部の情報を基本アドレス部に設
定する。プロセッサ間の通信は、基本アドレス部の情報
により、バス内の相手プロセッサに信号を中継する。
【0012】
【実施例】本発明の実施例を図1および図2を基に説明
する。
【0013】図2は、プロセッサ間通信のアドレス指定
に用いられるフレームフォーマットの一例を示す。
【0014】基本アドレス部、拡張アドレス部は共に発
信アドレス(以降、SAという)および着信アドレス(
以降、DAという)よりなる。
【0015】基本アドレス部のSAは発信プロセッサ番
号、DAは着信プロセッサ番号で構成される。拡張アド
レス部のSAおよびDAは各々送信元、送信先のマイナ
ーバス番号とマイナーバスに接続したプロセッサ番号で
構成される。
【0016】基本アドレス部の発信(着信)プロセッサ
番号は、そのループにおいて、メッセージを送った(受
けとる)プロセッサを示すのに対し、拡張アドレス部の
発信(着信)マイナーバス番号およびプロセッサ番号は
、エンド・エンドでの送出元および送出先バスおよびプ
ロセッサを示す。
【0017】図1は、本発明による複合バスにおけるプ
ロセッサ間通信のアドレス指定方式を用いたシステム構
成の一例示す。
【0018】図1において、4はメッセージの発信プロ
セッサ、3は発信プロセッサ4が含まれるマイナーバス
、2は発信プロセッサ4が含まれるマイナーバスとメジ
ャーバスを結合するバス結合プロセッサ、1はメジャー
バス、5はメジャーバス1と着信プロセッサが含まれる
マイナーバスを結合するバス結合プロセッサ、8は着信
プロセッサが含まれるマイナーバス、9は着信プロセッ
サを示す。
【0019】バス結合プロセッサは、マイナーバス内で
のルーティングには、一般のプロセッサと区別して固定
的なプロセッサ番号(100)が付与されている。一方
、メジャーバス内でのルーティングには、プロセッサ番
号として配下のマイナーバス番号と同じ値が付与される
【0020】本実施例では、他のマイナーバス内プロセ
ッサへの発信は基本アドレス部のDAにバス結合プロセ
ッサ番号を設定し、また、同一マイナーバス内でのプロ
セッサ間通信は基本アドレス部のDAにプロセッサ番号
を設定することによりルーティングする。この様子を図
2を用いて説明する。
【0021】他のマイナーバス内のプロセッサに対して
発信する場合、メッセージを発信するプロセッサ4にお
いて、基本アドレス部のDAにはバス結合プロセッサ2
のマイナーバス側プロセッサ番号(100)を、拡張ア
ドレス部のDAには着信プロセッサ4が含まれるマイナ
ーバス番号(2)および着信プロセッサ番号(10)を
、同時に拡張アドレス部のSAには発信プロセッサ4が
含まれるバス結合プロセッサのメジャーバス側プロッセ
ッサ番号(1)および発信側を示す自己プロセッサ番号
(5)をそれぞれ発信メッセージ11の如く設定し、マ
イナーバス3に送出する。
【0022】バス結合プロセッサ2においては、マイナ
ーバス3よりメッセージを受信したら、メッセージ内の
アドレス情報を発信メッセージ12の如く書き換える。 基本アドレス部のDAは拡張アドレス部のDAの着信側
マイナーバス番号(2)をもって書き換え、また、同様
に基本アドレス部のSAは、拡張アドレス部のSAの発
信側のバス結合プロセッサのメジャーバス側プロッセッ
サ番号(1、この場合は書き換え前後で同値)に書き換
えることによりバス結合プロセッサ2のメジャーバス側
プロセッサ番号(1)が設定される。
【0023】このアドレス情報により、バス結合プロセ
ッサ2からバス結合プロセッサ5にメジャーバス1内で
のメッセージを転送する。
【0024】バス結合プロセッサ5においては、DAが
自己宛のメッセージを受信したならば、受信メッセージ
13の様に基本アドレス部のDAを拡張アドレス部にセ
ット済の着信プロセッサ番号(10)により、SAをバ
ス結合プロセッサ5が固定的に持っているマイナーバス
側プロセッサ番号(100)に書き換える。
【0025】このアドレス情報により、バス結合プロセ
ッサ5から最終プロセッサ7にマイナーバス内6での情
報を転送し、プロッセサ7において自己宛のメッセージ
であることをDAにより識別したら一連のメッセージ送
受信処理が完了する。
【0026】なお、着信プロセッサのアドレスの設定方
法として同一マイナーバス内の他プロセッサへの着信時
は、基本アドレス部のDAに同一マイナーバス内の着信
プロセッサ番号を、SAに発信プロセッサ番号を設定し
、プロセッサ間通信を行う。
【0027】バス結合プロッセサ(以降、BCMという
)における基本アドレス部のセット方法を、図4にフロ
ーチャートとして記述する。 (1)ステップは、バス結合プロセッサにおける受信メ
ッセージの基本アドレス部DAの内容がBCMのマイナ
ー(以降、MNという)側プロセッサ番号か否かを判定
している。 (2)該判定結果がYESであれば、拡張アドレス部D
Aのバス番号を基本アドレス部DAに設定し、拡張アド
レス部SAのバス番号を基本アドレス部SAに設定して
いる。 (3)該判定結果がNOであれば、拡張アドレス部DA
のプロセッサ番号を基本アドレス部DAに設定し、BC
MのMN側プロセッサ番号を基本アドレス部SAに設定
している。
【0028】
【発明の効果】以上の説明のように本発明によれば、メ
ジャーバスとマイナーバスの結合機能を有するバス結合
プロセッサで、送出先の個々のプロセッサが属している
バス番号を管理する必要がなくなる。この結果、バス結
合プロセッサ内の情報転送における処理遅延が改善され
る。また、小規模システムの場合には拡張アドレス部を
未使用とし、大規模システムの場合には拡張アドレス部
を使用するとの使い分けで、従来アドレス情報を8ビッ
トで対応していたシステムにおいてもハードウェアの変
更を伴わず小規模システムから大規模システムまで共通
に適用できる。これにより、本方式を用いたシステム同
士の接続等も可能となる。
【図面の簡単な説明】
【図1】本発明による複合バスにおけるプロセッサ間通
信のアドレス指定方式を用いたシステム構成の一例示す
【図2】プロセッサ間通信のアドレス指定に用いられる
フレームフォーマットの一例を示す。
【図3】従来の複合バスにおけるプロセッサ間通信のア
ドレス指定方式を用いたシステム構成の一例示す。
【図4】バス結合プロッセサにおける基本アドレス部の
セット方法を、フローチャートとして例示する。
【符号の説明】
1  メジャーバス 2  バス結合プロッセサ 3  マイナーバス 4  プロセッサ 5  バス結合プロッセサ 6  マイナーバス 7  プロセッサ 11, 12, 13, 14  メッセージ51  
メジャーバス 52  バス結合プロッセサ 53  マイナーバス       54  プロセッサ 55  バス結合プロッセサ 56  マイナーバス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  複数のプロセッサとプロセッサ間通信
    に用いられるマイナーバスで構成されるユニットと該ユ
    ニットの集合をメジャーバスで結合した複合バスを有す
    る分散型システムのユニット間プロセッサ通信において
    、  通信のためのメッセージのアドレス部として基本
    部以外に拡張部を持ち、発信側プロセッサでは該基本部
    および該拡張部へのアドレスセットを行ない発信し、着
    信側プロセッサとの間に介在するバス結合手段それぞれ
    において該拡張部のアドレス情報およびバス結合手段が
    固定的に持つ自己アドレス情報で該基本部のアドレス情
    報を固定的に入れ換えることで、バス結合手段における
    ルーティング処理を高速に行うことを特徴とする複合バ
    スを用いたプロセッサ間通信のアドレス指定方式。
JP41009090A 1990-12-13 1990-12-13 複合バスを用いたプロセッサ間通信のアドレス指定方式 Pending JPH04215165A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41009090A JPH04215165A (ja) 1990-12-13 1990-12-13 複合バスを用いたプロセッサ間通信のアドレス指定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41009090A JPH04215165A (ja) 1990-12-13 1990-12-13 複合バスを用いたプロセッサ間通信のアドレス指定方式

Publications (1)

Publication Number Publication Date
JPH04215165A true JPH04215165A (ja) 1992-08-05

Family

ID=18519318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41009090A Pending JPH04215165A (ja) 1990-12-13 1990-12-13 複合バスを用いたプロセッサ間通信のアドレス指定方式

Country Status (1)

Country Link
JP (1) JPH04215165A (ja)

Similar Documents

Publication Publication Date Title
TW200419358A (en) Integrated circuit and method for exchanging data
EP0186320B1 (en) Local area communication network
US6285674B1 (en) Hybrid distributed broadcast and unknown server for emulated local area networks
US20050010687A1 (en) Multiprocessor network multicasting and gathering
JPS6199439A (ja) グル−プアドレス通信方式
EP1463999B1 (en) An efficient timeout message management in ieee 1394 bridged serial bus network
JPH04215165A (ja) 複合バスを用いたプロセッサ間通信のアドレス指定方式
JPS62261250A (ja) 通信ネツトワ−クにおいてデ−タ及び非符号化情報の交換を可能にする機構
JP3315033B2 (ja) ネットワークフレーム中継器
JPH07177172A (ja) 回線間中継装置
JPH0730576A (ja) 伝送システム
JPH0799833B2 (ja) データ伝送方法及び装置
JP2596098B2 (ja) 通信回線の選択方式
JPS622746B2 (ja)
JPH03141754A (ja) アドレス管理方式
JPH01129548A (ja) 通信制御装置
JPH0697937A (ja) ネットワークシステムのデータ転送方式
JPH04364625A (ja) ゲートウェイ装置
JPH02164155A (ja) Lanシステムの通信方式
JP3152287B2 (ja) ショートカット通信システム
JPH06303245A (ja) パケット同報転送方法
JP2004120642A (ja) ルータ装置、及び転送制御方法
JPS63196132A (ja) ル−テイング方式
JPH0728308B2 (ja) 通信ネットワーク相互接続装置
JP3464809B2 (ja) 多ポートlan間接続装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001107