JP3464809B2 - 多ポートｌａｎ間接続装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、高速ＬＡＮと複数の
中・低速ＬＡＮとを接続するための多ポートＬＡＮ間接
続装置に関する。

【０００２】

【従来の技術】異なるＬＡＮ間を接続するためのＬＡＮ
間接続装置の代表的なものに、各ＬＡＮ間をネットワー
ク層レベルでフレーム中継するルータがある。このルー
タを使用して高速ＬＡＮをベースにしたバックボーン・
ネットワーク（幹線ネットワーク）を構築する場合、接
続する中・低速ＬＡＮの数を増やすための方法として、
次の２つの方法が知られている。

【０００３】第１の方法は、図９に示すように、高速Ｌ
ＡＮ用と中・低速ＬＡＮ用の接続ポートを各１ポート持
つ１ポート・ルータ５１、即ちポート数１：１の１ポー
ト・ルータ５１を使用して、例えばリング型の高速ＬＡ
Ｎ５２と中・低速ＬＡＮ５３とを接続するものである。
この高速ＬＡＮ５２は、複数の中・低速ＬＡＮ５３（支
線ＬＡＮ）を束ねるバックボーン・ネットワークとして
使用される。

【０００４】この１ポート・ルータは、一般に１個のプ
ロセッサ（Ｐ）５１１を有しており、このプロセッサ５
１１でルータプログラムを実行する場合が多い。この構
成では、プロセッサ５１１は、中・低速ＬＡＮ５３の１
ポート分のフレーム処理性能を持てばよい。

【０００５】第２の方法は、図１０に示すように、高速
ＬＡＮ用接続ポートを１つ、中・低速ＬＡＮ用接続ポー
トを複数（ｎ個）持つ多ポート・ルータ６１、即ちポー
ト数１：ｎの多ポート・ルータ６１を使用して、高速Ｌ
ＡＮ６２と中・低速ＬＡＮ６３とを接続するものであ
る。

【０００６】この多ポート・ルータ６１には、図１１
（ａ）に示す構成と、図１１（ｂ）に示す構成が知られ
ている。図１１（ａ）に示す多ポート・ルータ１１は、
全体で１個のプロセッサ（Ｐ）６１１を持ち、このプロ
セッサ６１１でルータプログラムを実行して、複数のＬ
ＡＮポートに対するフレーム処理を賄う構成をとる。

【０００７】一方、図１１（ｂ）に示す多ポート・ルー
タ１１（便宜上、図１１（ａ）に示す多ポート・ルータ
１１と同一符号を付してある）は、各ＬＡＮ毎にルータ
プログラムを実行するプロセッサ（Ｐ）６１２を持つイ
ンタフェース６１３を設け、各インタフェース６１３間
を内部バス６１４で接続する構成をとる。この他、図１
１（ｃ）のように、図１１（ａ）の構成と図１１（ｂ）
の構成を組み合わせた構成も知られている。

【０００８】

【発明が解決しようとする課題】図９に示したように、
１ポート・ルータを使用して上記第１の方法によりシス
テムを構成する場合、高速ＬＡＮのポート数は中・低速
ＬＡＮのポート数と同数となる。一方、ルータ中の高速
ＬＡＮのインタフェース部分は一般に高価である。この
ため、第１の方法を適用したシステムでは、高速ＬＡＮ
と接続される中・低速ＬＡＮ（支線ＬＡＮ）の数が増え
ると、１ポート・ルータの数も増加して、システ全体も
高価なものとなってしまうという問題があった。

【０００９】これに対し、図１０に示したように、多ポ
ート・ルータを使用して上記第２の方法によりシステム
を構成する場合には、図１１（ａ）〜（ｃ）に示した多
ポート・ルータのいずれを用いた場合にも、高速ＬＡＮ
側の処理を担当するプロセッサは、高速なフレーム処理
を要求されることから、高性能なものが必要とされ、ル
ータ自体が高価なものとなってしまう問題があった。

【００１０】この発明は上記事情を考慮してなされたも
のでその目的は、高速ＬＡＮに複数の中・低速ＬＡＮを
接続するための多ポート化が、性能劣化を招くことなく
安価に実現できる多ポートＬＡＮ間接続装置を提供する
ことにある。

【００１１】

【課題を解決するための手段】この発明は、高速ＬＡＮ
と複数の中・低速ＬＡＮとを接続するための多ポートＬ
ＡＮ間接続装置を、内部バスと、上記高速ＬＡＮと内部
バスとの間でフレームを中継するブリッジ処理を行うブ
リッジ処理手段を有する高速ＬＡＮインタフェースと、
上記各中・低速ＬＡＮに対応してそれぞれ設けられ、対
応する中・低速ＬＡＮ側と内部バス側にそれぞれ固有の
ＬＡＮアドレスが割り当てられた複数の中・低速ＬＡＮ
インタフェースであって、対応する中・低速ＬＡＮまた
は内部バスから受信したフレームをルーティングするル
ータ処理手段を有する複数の中・低速ＬＡＮインタフェ
ースとにより構成し、高速ＬＡＮインタフェースのブリ
ッジ処理手段は、高速ＬＡＮから受信したフレームを中
継する場合には、宛先ＬＡＮアドレスを内部バス側のＬ
ＡＮアドレスとして持つ中・低速ＬＡＮインタフェース
の内部バス上のアドレスを宛先として、内部バスにフレ
ームを送出し、中・低速ＬＡＮインタフェースのルータ
処理手段は、対応する中・低速ＬＡＮから受信したフレ
ームをルーティングする際には、宛先ＬＡＮアドレスを
内部バス側のＬＡＮアドレスとして持つ中・低速ＬＡＮ
インタフェースの内部バス上のアドレス、または高速Ｌ
ＡＮインタフェースの内部バス上のアドレスを宛先とし
て、内部バスにフレームを送出するようにしたことを特
徴とするものである。

【００１２】また、この発明は、ＬＡＮアドレスと同ア
ドレスを内部バス側のＬＡＮアドレスとして持つ中・低
速ＬＡＮインタフェースの内部バス上のアドレスとの対
応を示すアドレス・テーブルを、上記高速ＬＡＮインタ
フェースおよび上記各中・低速ＬＡＮインタフェースに
それぞれ設け、宛先ＬＡＮアドレスから、そのＬＡＮア
ドレスを内部バス側のＬＡＮアドレスとして持つ中・低
速ＬＡＮインタフェースの内部バス上のアドレスを求め
るようにしたことをも特徴とする。

【００１３】

【作用】上記の構成では、高速ＬＡＮインタフェースに
おいて、高速ＬＡＮ側の他のノード以外のＬＡＮアドレ
スを宛先とするフレームが受信された場合、同インタフ
ェース内のブリッジ処理手段は、そのフレームを内部バ
スに中継するために、宛先ＬＡＮアドレスによりアドレ
ス・テーブル（第１のアドレス・テーブル）を検索し、
その宛先ＬＡＮアドレスに対応する内部バス上のアドレ
ス、即ちその宛先ＬＡＮアドレスを持つ中・低速ＬＡＮ
インタフェースの内部バス上のアドレスを求め、同アド
レスを宛先として内部バスにフレームを送出する。これ
により、内部バス上のフレームは、この宛先アドレス
（内部バス上のアドレス）に一致する中・低速ＬＡＮイ
ンタフェースにより受信される。この中・低速ＬＡＮイ
ンタフェースのルータ処理手段は、内部バスからの受信
フレームをルーティングして、宛先として決定した中・
低速ＬＡＮ上に送出する。

【００１４】一方、中・低速ＬＡＮインタフェースにお
いて、自分のＬＡＮアドレスに一致する宛先ＬＡＮアド
レスのフレームが受信された場合、同インタフェース内
のルータ処理手段は、そのフレームのルーティング先を
決定するルーティング処理を行い、そのフレームを内部
バス上に中継するために、ルーティング先のＬＡＮアド
レス（相手ＬＡＮアドレス）によりアドレス・テーブル
（第２のアドレス・テーブル）を検索し、そのＬＡＮア
ドレスに対応する内部バス上のアドレス、即ちその相手
ＬＡＮアドレスを持つ中・低速ＬＡＮインタフェースの
内部バス上のアドレスを求める。

【００１５】もし相手ＬＡＮアドレスに対応する内部バ
ス上のアドレスが求められなかった場合、ルータ処理手
段は、その相手ＬＡＮアドレスは高速ＬＡＮ側の他のノ
ードのＬＡＮアドレスであるものとして、高速ＬＡＮイ
ンタフェースの内部バス上のアドレスを宛先として内部
バスにフレームを送出する。これにより、内部バス上の
フレームは、この宛先アドレス（内部バス上のアドレ
ス）に一致する高速ＬＡＮインタフェースにより受信さ
れる。高速ＬＡＮインタフェースのブリッジ処理手段
は、この内部バスからの受信フレームを単に高速ＬＡＮ
に送出する。

【００１６】これに対して、相手ＬＡＮアドレスに対応
する内部バス上のアドレスが求められた場合、ルータ処
理手段は、その相手ＬＡＮアドレスは、他の中・低速Ｌ
ＡＮインタフェースの内部バス側のＬＡＮアドレスであ
るものとして、上記求められた内部バス上のアドレスを
宛先として内部バスにフレームを送出する。これによ
り、内部バス上のフレームは、この宛先アドレス（内部
バス上のアドレス）に一致する他の中・低速ＬＡＮイン
タフェースにより受信される。この内部バス上のフレー
ムを受信した中・低速ＬＡＮのルータ処理手段は、ルー
ティング処理を実行して、自身に接続されている中・低
速ＬＡＮにフレームを送出する。

【００１７】このように上記の構成においては、各中・
低速ＬＡＮインタフェースに、中・低速ＬＡＮ側と内部
バス側の両方にＬＡＮアドレスを持たせている。また、
高速ＬＡＮインタフェースでは、単に高速ＬＡＮと内部
バスとの間のブリッジ処理しか行われないため、この高
速ＬＡＮインタフェースは、透過的であるとみなすこと
ができる。このため、本発明の多ポートＬＡＮ間接続装
置は、等価的に複数の中・低速ＬＡＮと高速ＬＡＮとの
間のルータ・インタフェースで構成されているようにみ
なすことができる。

【００１８】したがって、各ルータ・インタフェース、
即ち中・低速ＬＡＮインタフェースは、接続されている
中・低速ＬＡＮの伝送速度に見合う処理性能を備えてい
ればよい。一方、高速ＬＡＮインタフェースでは、内部
バス側から受信したフレーム・データをそのまま高速Ｌ
ＡＮに送出すればよく、また、反対に高速ＬＡＮ側から
受信したフレームは、多ポートＬＡＮ間接続装置内部の
限られた数の中・低速ＬＡＮインタフェースのいずれか
宛てに送ればよいため、従来のように高速ＬＡＮインタ
フェース側でルーティング処理を行う場合に比較して、
処理性能は低くて済む。

【００１９】

【実施例】以下、この発明を多ポート・ルータに適用し
た実施例につき、図面を参照して説明する。図１は同実
施例における多ポート・ルータ１の構成を示すブロック
図である。

【００２０】多ポート・ルータ１は、１個の高速ＬＡＮ
用接続ポート１１と、ｎ個の中・低速ＬＡＮ用接続ポー
ト１２-1〜１２-nとを有する。ポート１１には高速ＬＡ
Ｎ２が接続され、ポート１２-1〜１２-nには中・低速Ｌ
ＡＮ３-1〜３-nが接続されている。高速ＬＡＮ２は例え
ばリング型ＬＡＮであり、中・低速ＬＡＮ３-1〜３-nは
例えばバス型ＬＡＮである。高速ＬＡＮ２には、図１に
示す多ポート・ルータ１と同様の複数の多ポート・ルー
タが接続されている。

【００２１】多ポート・ルータ１はまた、高速ＬＡＮイ
ンタフェース１３と、中・低速ＬＡＮインタフェース１
４-1〜１４-nと、高速ＬＡＮインタフェース１３および
中・低速ＬＡＮインタフェース１４-1〜１４-nを相互接
続する内部バス１５を有している。

【００２２】高速ＬＡＮインタフェース１３は、ポート
１１を介して高速ＬＡＮ２に接続されており、高速ＬＡ
Ｎ２と内部バス１５の間でデータリンク層レベルでフレ
ームを中継するＭＡＣ（メディア・アクセス・コントロ
ール）ブリッジ機能を有する。この高速ＬＡＮインタフ
ェース１３が、ルーティング処理機能を持たないことに
注意されたい。

【００２３】中・低速ＬＡＮインタフェース１４-i（ｉ
＝１〜ｎ）は、ポート１２-iを介して中・低速ＬＡＮ３
-iに接続されており、その中・低速ＬＡＮ３-iから、ま
たは内部バス１５から受信したフレームをネットワーク
層レベルでルーティングする機能を有する。中・低速Ｌ
ＡＮインタフェース１４-iは、中・低速ＬＡＮ３-i側に
１個のＭＡＣアドレス（ＬＡＮアドレス）を有すると共
に、内部バス１５側に（実際にはＭＡＣを持たないもの
の）１個のＭＡＣアドレスを有する。この各ＭＡＣアド
レスは、後述するＭＡＣアドレスＲＯＭ１４４，１４５
に予め設定されている。中・低速ＬＡＮインタフェース
１４-iには、内部バス１５上の固有のアドレスが予め割
り当てられている。

【００２４】このように、単にブリッジ機能を持つ高速
ＬＡＮインタフェース１３と、ルーティング機能を持つ
ｎ個の中・低速ＬＡＮインタフェース１４-i（ｉ＝１〜
ｎ）とが内部バス１５により相互接続され、各中・低速
ＬＡＮインタフェース１４-iの中・低速ＬＡＮ３-i側の
他に内部バス１５側にもＭＡＣアドレスを持たせた図１
の多ポート・ルータ１では、高速ＬＡＮ２側の他のノー
ドからは、高速ＬＡＮインタフェース１３は見えず、内
部バス１５が高速ＬＡＮ２の延長（一部）であり、それ
に接続された各中・低速ＬＡＮインタフェース１４-iが
（高速ＬＡＮ２側のＭＡＣアドレスであるかのように扱
われる内部バス１５側のＭＡＣアドレスを持つ）ルータ
として見える。これの詳細については後述する。

【００２５】内部バス１５は、高速ＬＡＮインタフェー
ス１３、中・低速インタフェース１４-1〜１４-n相互間
でフレームのデータを授受するのに用いられる。高速Ｌ
ＡＮインタフェース１３は、高速ＬＡＮ用ＭＡＣ１３１
と、プロセッサ１３２と、メモリ１３３と、内部バス・
インタフェース１３６と、ローカルバス１３７とを有す
る。

【００２６】高速ＬＡＮ用ＭＡＣ１３１は、高速ＬＡＮ
２との間でフレームの送受信を行う。プロセッサ１３２
は、高速ＬＡＮ２と内部バス１５との間のＭＡＣブリッ
ジ処理を行う。

【００２７】メモリ１３３はプロセッサ１３２のローカ
ルメモリであり、同メモリ１３３には、プロセッサ１３
２が実行するプログラム等が格納される。メモリ１３３
には、フレーム送受信用のフレーム・バッファ１３８が
置かれている。このフレーム・バッファ１３８は、高速
ＬＡＮ用ＭＡＣ１３１、プロセッサ１３２および内部バ
ス・インタフェース１３６からアクセス可能である。

【００２８】また、メモリ１３３の別の一部領域には、
アドレス・テーブル１３９が置かれている。このアドレ
ス・テーブル１３９は、各中・低速ＬＡＮインタフェー
ス１４-1〜１４-nが持つ内部バス１５上のアドレス（バ
スアドレス）と内部バス１５側のＭＡＣアドレスとの対
応情報を登録するのに用いられる。

【００２９】内部バス・インタフェース１３６は、高速
ＬＡＮインタフェース１３（のローカルバス１３７）を
内部バス１５に接続する。ローカルバス１３７は、高速
ＬＡＮ用ＭＡＣ１３１、プロセッサ１３２、メモリ１３
３、および内部バス・インタフェース１３６を相互接続
する。

【００３０】次に中・低速インタフェース１４-iは、中
・低速ＬＡＮ用ＭＡＣ１４１と、プロセッサ１４２と、
メモリ１４３と、２つのＭＡＣアドレスＲＯＭ１４４，
１４５と、内部バス・インタフェース１４６と、ローカ
ルバス１４７とを有する。

【００３１】中・低速ＬＡＮ用ＭＡＣ１４１は、中・低
速ＬＡＮ３-iとの間でフレームの送受信を行う。プロセ
ッサ１４２は、中・低速ＬＡＮ３-iと内部バス１５との
間でネットワーク層以上のレベルでフレーム中継処理を
行う。

【００３２】メモリ１４３はプロセッサ１４２のローカ
ルメモリであり、同メモリ１４３には、プロセッサ１４
２が実行するプログラム等が格納される。メモリ１４３
には、フレーム送受信用のフレーム・バッファ１４８が
置かれている。このフレーム・バッファ１４８は、中・
低速ＬＡＮ用ＭＡＣ１４１、プロセッサ１４２および内
部バス・インタフェース１４６からアクセス可能であ
る。

【００３３】また、メモリ１４３の別の一部領域には、
アドレス・テーブル１４９が置かれている。このアドレ
ス・テーブル１４９は、各中・低速ＬＡＮインタフェー
ス１４-1〜１４-nが持つ内部バス１５上のアドレス（バ
スアドレス）と内部バス１５側のＭＡＣアドレスとの対
応情報を登録するのに用いられる。

【００３４】ＭＡＣアドレスＲＯＭ１４４は中・低速Ｌ
ＡＮインタフェース１４-iの中・低速ＬＡＮ３-i側のＭ
ＡＣアドレスを、ＭＡＣアドレスＲＯＭ１４５は中・低
速ＬＡＮインタフェース１４-iの内部バス１５側のＭＡ
Ｃアドレスを、それぞれ予め記憶するのに用いられる。

【００３５】内部バス・インタフェース１４６は、中・
低速ＬＡＮインタフェース１４-i（のローカルバス１４
７）を内部バス１５に接続する。ローカルバス１４７
は、中・低速ＬＡＮ用ＭＡＣ１４１、プロセッサ１４
２、メモリ１４３、ＭＡＣアドレスＲＯＭ１４４，１４
５、および内部バス・インタフェース１４６を相互接続
する。

【００３６】次に、図１の構成の多ポート・ルータ１の
動作を、高速ＬＡＮ２としてＩＳＯ9314 ＦＤＤＩ（Fi
ber Distributed Data Interface）を使用し、中・低速
ＬＡＮ３-i（ｉ＝１〜ｎ）としてＩＳＯ8802-3 ＣＳＭ
Ａ／ＣＤ方式を使用した場合を例に、（Ａ）高速ＬＡＮ
２から受信したフレームを中・低速ＬＡＮ３-iにルーテ
ィングする場合と、（Ｂ）中・低速ＬＡＮ３-iから受信
したフレームを高速ＬＡＮ２または他の中・低速ＬＡＮ
にルーティングする場合について説明する。

【００３７】（Ａ）高速ＬＡＮ２から受信したフレーム
を中・低速ＬＡＮ３-iにルーティングする場合 まず、高速ＬＡＮ２から受信したフレームを中・低速Ｌ
ＡＮ３-iにルーティングする場合の動作を、図２および
図３を参照して説明する。なお、図２は高速ＬＡＮ２か
ら中・低速ＬＡＮ３-iへのデータ中継時におけるデータ
変換の流れを示す図、図３はその際の高速ＬＡＮインタ
フェース１３の動作を説明するためのフローチャートで
ある。

【００３８】多ポート・ルータ１の高速ＬＡＮインタフ
ェース１３に設けられた高速ＬＡＮ用ＭＡＣ１３１は、
不要なフレーム中継処理を避けるためのフィルタリング
機能を持っており、高速ＬＡＮ２上の伝送フレームを入
力してアドレス・フィルタリングを行う。このアドレス
・フィルタリング処理は従来からよく知られているた
め、具体的な説明については省略する。

【００３９】高速ＬＡＮ２上のフレームは、高速ＬＡＮ
２がＩＳＯ9314 ＦＤＤＩの例では、図２（ａ）に示す
ように、スタート・デリミタＳＤ、フレーム・コントロ
ール・フィールドＦＣ、宛先アドレス・フィールドＤ
Ａ、発信元アドレス・フィールドＳＡ、情報フィールド
ＩＮＦＯ、フレーム・チェック・シーケンスＦＣＳ、エ
ンド・デリミタＥＤ、およびフレーム・ステータスＦＳ
からなる周知のフレーム・フォーマットを有する。ここ
で、ＤＡ，ＳＡはＭＡＣアドレスである。

【００４０】高速ＬＡＮ用ＭＡＣ１３１はアドレス・フ
ィルタリングにより、高速ＬＡＮ２側の他ノード以外の
ＭＡＣアドレスをＤＡ（宛先）とするフレームおよびマ
ルチキャスト（ブロードキャストを含む）・アドレスを
ＤＡ（宛先）とする受信して、フレーム・バッファ１３
８に格納し、その旨をプロセッサ１３２に通知する（ス
テップＳ１）。高速ＬＡＮ２側の他ノード以外のＭＡＣ
アドレスを宛先とするフレームとしては、例えば中・低
速ＬＡＮインタフェース１４-iの内部バス１５側のＭＡ
Ｃアドレスを宛先とするフレームがある。これは、高速
ＬＡＮ２側の他ノードからは、内部バス１５が高速ＬＡ
Ｎ２の延長であり、それに接続された中・低速ＬＡＮイ
ンタフェース１４-iが（高速ＬＡＮ２側のＭＡＣアドレ
スであるかのように扱われる内部バス１５側のＭＡＣア
ドレスを持つ）ルータとして見えることによる。

【００４１】プロセッサ１３２は、高速ＬＡＮ用ＭＡＣ
１３１から受信通知を受けると、フレーム・バッファ１
３８に格納された受信フレームのＤＡ（宛先のＭＡＣア
ドレス）をもとにアドレス・テーブル１３９を検索し
て、そのＤＡに一致する中・低速ＬＡＮインタフェース
１４-iの内部バス１５側のＭＡＣアドレスと対応付けら
れている内部バス１５上のアドレス（バスアドレス）、
即ちＤＡに一致する内部バス１５側のＭＡＣアドレスを
持つ中・低速ＬＡＮインタフェース１４-iに割り当てら
れている内部バス１５上のアドレスを求める（ステップ
Ｓ２）。ここでアドレス・テーブル１３９内の各中・低
速ＬＡＮインタフェース１４-1〜１４-nが持つ内部バス
１５上のアドレスと内部バス１５側のＭＡＣアドレスと
の対応情報は、例えば予め登録されているものであって
も、システム立ち上げ時に各中・低速ＬＡＮインタフェ
ース１４-1〜１４-nに特別のコマンドを用いて問い合わ
せることにより登録されるものであってもよい。

【００４２】次にプロセッサ１３２は、上記求めた内部
バス１５上のアドレスを新たな宛先アドレス・フィール
ドｄａとする図２（ｂ）に示すフォーマットの内部バス
１５上での転送用のデータ（フレーム・データ）を作成
する（ステップＳ３）。即ちプロセッサ１３２は、上記
求めた内部バス１５上のアドレスを新たな宛先アドレス
・フィールドｄａ、（同プロセッサ１３２を持つ）高速
ＬＡＮインタフェース１３に割り当てられている内部バ
ス１５上のアドレスを新たな発信元アドレス・フィール
ドｓａとして決定する。そしてプロセッサ１３２は、図
２（ｂ）に示すように、高速ＬＡＮ２から受信されたフ
レーム・バッファ１３８に格納された受信フレームのＤ
Ａ，ＳＡ，ＩＮＦＯからなるフレーム部分の始端側に、
ｄａとｓａの対が付加され、終端側にフレーム・チェッ
ク・シーケンスＦＣＳ′が付加されたフォーマットのフ
レームを作成する。なお、図２中の斜線を施した部分
は、高速ＬＡＮ２から引き継いだ部分を示す。

【００４３】プロセッサ１３２は、図２（ｂ）に示すフ
ォーマットのデータ（フレーム）を作成すると、同デー
タを内部バス・インタフェース１３６を介して内部バス
１５上に送出し、そのｄａの示す内部バス１５上のアド
レスを持つ中・低速ＬＡＮインタフェース１４-i宛てに
送る（ステップＳ４）。

【００４４】このように、図２（ｂ）に示した内部バス
１５上のデータ（フレーム・データ）の宛先アドレス・
フィールドｄａが、中・低速ＬＡＮインタフェース１４
-iの内部バス１５上のアドレスに一致する場合、同デー
タは、中・低速ＬＡＮインタフェース１４-iの内部バス
・インタフェース１４６でのみ受信されて、フレーム・
バッファ１４８に格納され、その旨が同インタフェース
１４-i内のプロセッサ１４２に通知される。

【００４５】中・低速ＬＡＮインタフェース１４-i内の
プロセッサ１４２は、メモリ１４３に格納されているル
ータプログラムに従って、ネットワーク層レベルの周知
のルーティング処理を行い、図２（ｂ）に示した受信デ
ータ（フレーム・データ）の情報フィールドＩＮＦＯに
含まれている情報（ＩＰルータの場合であればＩＰアド
レス）をもとに、中・低速ＬＡＮ３-i側の宛先ノードの
ＭＡＣアドレスが取得できた段階で、中・低速ＬＡＮ用
ＭＡＣ１４１を介して中・低速ＬＡＮ３-i上にフレーム
を送出する。このフレームは、図２（ｃ）に示すよう
に、スタート・フレーム・デリミタＳＦＤ、宛先アドレ
ス・フィールドＤＡ″、発信元アドレス・フィールドＳ
Ａ″、データ長フィールドＬＴＨ、データ・フィールド
ＤＡＴＡ、およびフレーム・チェック・シーケンスＦＣ
Ｓ″からなる周知のフォーマットを有する。ここで、Ｄ
Ａ″には、上記取得した宛先ノードのＭＡＣアドレスが
用いられ、ＳＡ″には、発信元となる中・低速ＬＡＮイ
ンタフェース１４-i自身の中・低速ＬＡＮ３-i側のＭＡ
Ｃアドレスが用いられる。

【００４６】以上は、高速ＬＡＮ２から中・低速ＬＡＮ
インタフェース１４-iの内部バス１５側のＭＡＣアドレ
スを宛先（ＤＡ）に持つフレームを受信した場合である
が、もしマルチキャスト（ブロードキャストを含む）・
アドレスを宛先に持つフレームを受信した場合には、高
速ＬＡＮインタフェース１３（内のプロセッサ１３２）
は、内部バス１５に接続されている全ての中・低速ＬＡ
Ｎインタフェース１４-1〜１４-nに対し、上記中・低速
ＬＡＮインタフェース１４-iに対して行ったのと同様
に、図２（ｂ）に示したフォーマットのデータ（フレー
ム・データ）を送出する。但し、ｄａには、ブロードキ
ャスト・アドレスに相当する、中・低速ＬＡＮインタフ
ェース１４-1〜１４-nに共通の内部バス１５上のアドレ
スが用いられ、これにより同一のフレーム・データが各
インタフェース１４-1〜１４-n宛てに同時に送られる。

【００４７】（Ｂ）中・低速ＬＡＮ３-iから受信したフ
レームを高速ＬＡＮ２または他の中・低速ＬＡＮにルー
ティングする場合 次に、中・低速ＬＡＮ３-iから受信したフレームを高速
ＬＡＮ２または他の中・低速ＬＡＮにルーティングする
場合の動作を、図４乃至図６を参照して説明する。な
お、図４は中・低速ＬＡＮ１３-iから高速ＬＡＮ２への
データ中継時におけるデータ変換の流れを示す図、図５
は中・低速ＬＡＮ３-iから他の中・低速ＬＡＮへのデー
タ中継時におけるデータ変換の流れを示す図、図６はそ
の際の中・低速ＬＡＮインタフェース１４-iの動作を説
明するためのフローチャートである。

【００４８】多ポート・ルータ１の中・低速ＬＡＮイン
タフェース１４-i（ｉ＝１〜ｎ）に設けられた中・低速
ＬＡＮ用ＭＡＣ１４１は、中・低速ＬＡＮ３-iから、図
４（ａ）または図５（ａ）に示すような、図２（ｃ）に
示したのと同様のフォーマットの、自身の（中・低速Ｌ
ＡＮ３-i側の）ＭＡＣアドレスを宛先とするフレームま
たはＭＡＣブロードキャスト・フレームを受信すると、
同フレームをフレーム・バッファ１４８に格納し、その
旨を同じ中・低速ＬＡＮインタフェース１４-iに設けら
れたプロセッサ１４２に通知する（ステップＳ１１）。

【００４９】プロセッサ１４２は、中・低速ＬＡＮ用Ｍ
ＡＣ１４１から受信通知を受けると、受信フレームのデ
ータ・フィールドＤＡＴＡに含まれている情報をもとに
他のノードにルーティングするべきか判断して、その宛
先のＭＡＣアドレス（相手ＭＡＣアドレス）を決定する
ルーティング処理を、メモリ１４３に格納されているル
ータプログラムに従って実行する（ステップＳ１２）。
このルーティング処理は従来からよく知られているた
め、具体的な説明については省略する。

【００５０】プロセッサ１４２は、他のノードにフレー
ムをルーティングする必要がある場合、ステップＳ１２
で決定した相手ＭＡＣアドレス、およびアドレス・テー
ブル１４９に登録されている各中・低速ＬＡＮインタフ
ェース１４-1〜１４-nが持つ内部バス１５上のアドレス
と内部バス１５側のＭＡＣアドレスとの対応情報をもと
に、その相手ＭＡＣアドレスに対応する内部バス１５上
のアドレスを求める（ステップＳ１３）。

【００５１】もし、相手ＭＡＣアドレスに対応する内部
バス１５上のアドレスが求められなかった場合、プロセ
ッサ１４２は、相手ＭＡＣアドレスは高速ＬＡＮ２側の
他のノードのＭＡＣアドレス（同ノードが、多ポート・
ルータ１と同様の多ポート・ルータである場合には、そ
のルータ中の中・低速ＬＡＮインタフェースの内部バス
側のＭＡＣアドレス）であるものとして、高速ＬＡＮイ
ンタフェース１３に割り当てられている内部バス１５上
のアドレスを宛先アドレス・フィールドｄａ、（同プロ
セッサ１４２を持つ）中・低速ＬＡＮインタフェース１
４-iに割り当てられている内部バス１５上のアドレスを
発信元アドレス・フィールドｓａ、相手ＭＡＣアドレス
を宛先アドレス・フィールドＤＡ、そして中・低速イン
タフェース１４-i自身の内部バス１５側のＭＡＣアドレ
スを発信元アドレス・フィールドＳＡとする、図４
（ｂ）に示すフォーマットのデータ（フレーム・デー
タ）を作成する（ステップＳ１４）。

【００５２】プロセッサ１４２は、ステップＳ１４にて
図４（ｂ）に示すフォーマットのデータを作成すると、
同データを内部バス・インタフェース１４６を介して内
部バス１５上に送出し、そのｄａの示す内部バス１５上
のアドレスを持つ高速ＬＡＮインタフェース１３宛てに
送る（ステップＳ１５）。

【００５３】このように、図４（ｂ）に示した内部バス
１５上のデータ（フレーム・データ）の宛先アドレス・
フィールドｄａが、高速ＬＡＮインタフェース１３の内
部バス１５上のアドレスに一致する場合、同データは、
高速ＬＡＮインタフェース１３の内部バス・インタフェ
ース１３６でのみ受信されて、フレーム・バッファ１３
８に格納され、その旨が同インタフェース１３内のプロ
セッサ１３２に通知される。するとプロセッサ１３２
は、この受信フレームを図４（ｃ）に示すフォーマット
で高速ＬＡＮ用ＭＡＣ１３１を通して単に高速ＬＡＮ２
に送出する。なお、図３中の斜線を施した部分は、高速
ＬＡＮ２へ引き継いだ部分を示す。

【００５４】一方、上記ステップＳ１３で相手ＭＡＣア
ドレスに対応する内部バス１５上のアドレスが求められ
た場合には、プロセッサ１４２は、相手ＭＡＣアドレス
は他の中・低速ＬＡＮインタフェース１４-j（ｊは１〜
ｎのうちのｉではない整数）の内部バス１５側のＭＡＣ
アドレスであるものとして、上記求められたアドレスを
宛先アドレス・フィールドｄａ′、（同プロセッサ１４
２を持つ）中・低速ＬＡＮインタフェース１４-iに割り
当てられている内部バス１５上のアドレスを発信元アド
レス・フィールドｓａ′、相手ＭＡＣアドレスを宛先ア
ドレス・フィールドＤＡ、そして中・低速インタフェー
ス１４-i自身の内部バス１５側のＭＡＣアドレスを発信
元アドレス・フィールドＳＡとする、図５（ｂ）に示す
フォーマットの内部バス１５上での転送用データ（フレ
ーム・データ）を作成する（ステップＳ１６）。

【００５５】プロセッサ１４２は、ステップＳ１６にて
図５（ｂ）に示すフォーマットのデータを作成すると、
同データを内部バス・インタフェース１４６を介して内
部バス１５上に送出し、そのＤＡの示す内部バス１５上
のアドレスを持つ他の中・低速ＬＡＮインタフェース１
４-j宛てに送る（ステップＳ１５）。

【００５６】このように、図５（ｂ）に示した内部バス
１５上のデータ（フレーム・データ）の宛先アドレス・
フィールドｄａ′が、中・低速ＬＡＮインタフェース１
４-jの内部バス１５上のアドレスに一致する場合、同デ
ータは、中・低速ＬＡＮインタフェース１４-jの内部バ
ス・インタフェース１４６でのみ受信されて、フレーム
・バッファ１４８に格納され、その旨が同インタフェー
ス１４-j内のプロセッサ１４２に通知される。

【００５７】すると、この中・低速ＬＡＮインタフェー
ス１４-j内のプロセッサ１４２は、ルーティング処理を
実行して、同インタフェース１４-jに接続されている中
・低速ＬＡＮ３-jに、図５（ｃ）に示すフォーマットの
フレームを送出する。

【００５８】なお、ステップＳ１２のルーティング処理
で、ブロードキャスト送信をすべきであると判断された
場合には、図４（ｂ）または図５（ｂ）のｄａまたはｄ
ａ′として、高速ＬＡＮインタフェース１３および中・
低速ＬＡＮインタフェース１４-1〜１４-nに共通の内部
バス１５上のアドレスが用いられる。

【００５９】以上のように、図１に示す多ポート・ルー
タ１では、各中・低速ＬＡＮインタフェース１４-1〜１
４-nに、中・低速ＬＡＮ３-1〜３-n側と内部バス１５側
の両方にＭＡＣアドレスを持たせている。また、高速Ｌ
ＡＮインタフェース１３では、単に高速ＬＡＮ２と内部
バス１５との間のブリッジ処理しか行われないため、こ
の高速ＬＡＮインタフェース１３は、透過的であるとみ
なすことができる。

【００６０】このため、多ポート・ルータ１の内部は、
等価的に複数の中・低速ＬＡＮ３-1〜３-nと高速ＬＡＮ
２との間のルータ・インタフェースで構成されているよ
うにみなすことができる。この多ポート・ルータ１内部
の等価構成を図７に示す。

【００６１】この図７に示す等価構成では、上記の如く
図１中の高速ＬＡＮインタフェース１３が透過的である
ことから、図１中の内部バス１５が高速ＬＡＮ２の一部
（延長部）とみなされる。そして、この内部バス１５に
接続された図１中の中・低速ＬＡＮインタフェース１４
-1〜１４-nが、それぞれ高速ＬＡＮ（ここではリング型
ＬＡＮ）２上のノードをなし、高速ＬＡＮ２と対応する
中・低速ＬＡＮ３-1〜３-nとの間でフレームをネットワ
ーク層レベルでルーティングするルータ・インタフェー
ス（ＬＡＮインタフェース）４-1〜４-nとして位置付け
られる。各ルータ・インタフェース４-i（ｉ＝１〜ｎ）
は、等価的に、中・低速ＬＡＮ３-iとの間でフレームの
送受信を行う（図１中の中・低速ＬＡＮ用ＭＡＣ１４１
に相当する）中・低速ＬＡＮ用ＭＡＣ４１と、高速ＬＡ
Ｎ２との間でフレームの送受信を行う（図１中の高速Ｌ
ＡＮ用ＭＡＣ１３１に相当する）高速ＬＡＮ用ＭＡＣ４
２とを有する。

【００６２】したがって、図７に示す各ルータ・インタ
フェース４-1〜４-n、即ち図１中の中・低速ＬＡＮイン
タフェース１４-1〜１４-nは、ルーティング処理機能が
要求されるものの、接続されている中・低速ＬＡＮ３-1
〜３-nの伝送速度に見合うプロセッサ性能を備えていれ
ばよい。一方、高速ＬＡＮインタフェース１３では、内
部バス１５側から受信したフレーム・データをそのまま
高速ＬＡＮ２に送出すればよく、また、反対に高速ＬＡ
Ｎ２側から受信したフレームは、アドレス・テーブル１
３９を検索することで、多ポート・ルータ１内部の限ら
れた数の中・低速ＬＡＮインタフェース１４-1〜１４-n
のいずれか宛てに送ればよいため、従来のように高速Ｌ
ＡＮインタフェース側でルーティング処理を行う場合に
比較して、プロセッサの処理性能は低くてよい。

【００６３】なお、図１の高速ＬＡＮインタフェース１
３および中・低速ＬＡＮインタフェース１４-1〜１４-n
の構成では、フレーム・バッファ１３８，１４８がプロ
セッサ１３２，１４２のメモリ１３３，１４３上に置か
れているものとしたが、これに限るものではない。例え
ば、高速ＬＡＮインタフェース１３に代えて図８（ａ）
に示す構成の高速ＬＡＮインタフェース１３０を用い、
中・低速ＬＡＮインタフェース１４-1〜１４-nに代えて
図８（ｂ）に示す構成の中・低速ＬＡＮインタフェース
１４０を用いることも可能である。

【００６４】この図８に示す高速ＬＡＮインタフェース
１３０と中・低速ＬＡＮインタフェース１４０が、図１
中の高速ＬＡＮインタフェース１３０と中・低速ＬＡＮ
インタフェース１４-1〜１４-nと異なる点は、図１の構
成ではプロセッサ１３２，１４２のメモリ１３３，１４
３上に置かれていたフレーム・バッファ１３８，１４８
を、別のメモリで構成することにより、メモリ１３３，
１４３から独立させてローカルバス１３７，１４７に直
接接続していることである。また、プロセッサ１３２，
１４２およびメモリ１３３，１４３を、バス１３７，１
４７から切り離して、同バス１３７，１４７とは独立の
別のローカルバス１５０，１６０に接続し、バス１３
７，１５０の間、バス１４７，１６０の間をそれぞれ接
続することにより、プロセッサ１３２からはバス１５
０，１３７を介してフレーム・バッファ１３８がアクセ
スでき、プロセッサ１４２からはバス１６０，１４７を
介してフレーム・バッファ１４８がアクセスできるよう
にしている点も、図１の構成とは異なる。

【００６５】この図８の構成では、プロセッサ１３２，
１４２のメモリ１３３，１４３へのアクセスと、その際
のフレーム・バッファ１３８，１４８へのアクセスとの
競合が避けられるため、高速処理が図れる。

【００６６】なお、前記実施例では、高速ＬＡＮ２とし
てリング型のＩＳＯ9314 ＦＤＤＩを使用し、中・低速
ＬＡＮ３-1〜３-nとしてＩＳＯ8802-3 ＣＳＭＡ／ＣＤ
方式のバス型ＬＡＮを使用した場合について説明した
が、この発明は、それ以外の方式のＬＡＮにも応用可能
である。

【００６７】また、この発明は、ＬＡＮ同士だけではな
く、ＬＡＮとＷＡＮ（ワイド・エリア・ネットワーク）
の間の接続にも応用可能である。また、中・低速ＬＡＮ
インタフェース１４-iが有する中・低速ＬＡＮ３-i側の
ＭＡＣアドレスと内部バス１５側のＭＡＣアドレスは、
限られた条件（具体的には閉ループがない構成）では同
一でも使用可能であり、この場合、１つのＭＡＣアドレ
スでもよいことになる。

【００６８】また、前記実施例では、ネットワーク層レ
ベルでフレームを中継する多ポート・ルータに実施した
場合について説明したが、この発明は、トランスポート
層レベル以上でフレームの中継処理を行うゲートウェイ
装置にも適用できる。

【００６９】

【発明の効果】以上詳述したようにこの発明によれば、
各中・低速ＬＡＮインタフェースに、中・低速ＬＡＮ側
と内部バス側の両方にＬＡＮアドレスを持たせ、また、
高速ＬＡＮインタフェースでは、単に高速ＬＡＮと内部
バスとの間のブリッジ処理だけを行い、ルーティング処
理は各中・低速ＬＡＮインタフェースにて行う構成とす
ることにより、高速ＬＡＮインタフェースを透過的であ
るとみなして、内部バスが等価的に高速ＬＡＮの一部
（延長）であり、多ポートＬＡＮ間接続装置内部が、等
価的に複数の中・低速ＬＡＮと高速ＬＡＮ間のルータ・
インタフェースで構成されているとみなせるようにした
ので、高速ＬＡＮインタフェース側のフレーム送受信処
理を簡略化でき、また中・低速ＬＡＮインタフェース側
でのルーティング処理のためには、接続されている中・
低速ＬＡＮの伝送速度に見合う処理性能を備えていれば
よく、したがって安価で高性能な多ポートＬＡＮ間接続
装置を実現することができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る多ポート・ルータの
構成を示すブロック図。

【図２】同実施例における高速ＬＡＮ２から中・低速Ｌ
ＡＮ３-iへのデータ中継時におけるデータ変換の流れを
示す図。

【図３】図３に示すデータ中継時における高速ＬＡＮイ
ンタフェース１３の動作を説明するためのフローチャー
ト。

【図４】同実施例における中・低速ＬＡＮ１３-iから高
速ＬＡＮ２へのデータ中継時におけるデータ変換の流れ
を示す図。

【図５】同実施例における中・低速ＬＡＮ１３-iから他
の中・低速ＬＡＮへのデータ中継時におけるデータ変換
の流れを示す図。

【図６】図４および図５に示すデータ中継時における中
・低速ＬＡＮインタフェース１４-iの動作を説明するた
めのフローチャート。

【図７】図１の多ポート・ルータ１内部の等価構成を示
す図。

【図８】高速ＬＡＮインタフェースおよび中・低速ＬＡ
Ｎインタフェースの変形例を示す図。

【図９】高速ＬＡＮに複数の中・低速ＬＡＮを接続する
ための多ポート化の第１の従来例を示す図。

【図１０】高速ＬＡＮに複数の中・低速ＬＡＮを接続す
るための多ポート化の第２の従来例を示す図。

【図１１】図１０中の多ポート・ルータ６１の構成例を
示す図。

【符号の説明】

１…多ポート・ルータ、２…高速ＬＡＮ、３-1，３-n，
３-i…中・低速ＬＡＮ、４-1〜４-n…ルータ・インタフ
ェース、１３，１３０…高速ＬＡＮインタフェース、１
４-1〜１４-n，１４０…中・低速ＬＡＮインタフェー
ス、１５…内部バス、４１，１４１…中・低速ＬＡＮ用
ＭＡＣ、４２，１３１…高速ＬＡＮ用ＭＡＣ、１３２…
プロセッサ（ブリッジ処理手段）、１３３，１４３…メ
モリ、１３６，１４６…内部バス・インタフェース、１
３７，１４７，１５０，１６０…ローカルバス、１３
８，１４８…フレーム・バッファ、１３９，１４９…ア
ドレス・テーブル、１４２…プロセッサ（ルータ処理手
段）、１４４，１４５…ＭＡＣアドレスＲＯＭ。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 高速ＬＡＮと複数の中・低速ＬＡＮとを
   接続するための多ポートＬＡＮ間接続装置において、 前記高速ＬＡＮの一部として位置付けられる内部バス
   と、 前記高速ＬＡＮと前記内部バスとの間でフレームを中継
   するブリッジ処理を行うブリッジ処理手段を有する高速
   ＬＡＮインタフェースと、 前記各中・低速ＬＡＮに対応してそれぞれ設けられ、対
   応する前記中・低速ＬＡＮ側と前記内部バス側にそれぞ
   れ固有のＬＡＮアドレスが割り当てられた複数の中・低
   速ＬＡＮインタフェースであって、対応する前記中・低
   速ＬＡＮまたは前記内部バスから受信したフレームをル
   ーティングするルータ処理手段を有する複数の中・低速
   ＬＡＮインタフェースとを具備し、 前記高速ＬＡＮインタフェースの前記ブリッジ処理手段
   は、前記高速ＬＡＮから当該高速ＬＡＮ側の他のノード
   以外のＬＡＮアドレスを宛先とするフレームを受信した
   場合、当該フレームを前記内部バスに中継するために、
   前記複数の中・低速ＬＡＮインタフェースのうち、宛先
   ＬＡＮアドレスが前記内部バス側のＬＡＮアドレスとし
   て割り当てられた中・低速ＬＡＮインタフェースの前記
   内部バス上のアドレスを宛先とする新たなフレームを、
   当該受信フレームに基づいて作成する手段と、前記作成
   されたフレームを前記内部バスに送出する手段と、前記
   高速ＬＡＮインタフェース自身の前記内部バス上のアド
   レスを宛先とするフレームを前記内部バスから受信した
   場合、当該内部バスから受信したフレームに対応する前
   記高速ＬＡＮ用のフォーマットのフレームを当該高速Ｌ
   ＡＮに送出する手段とを含み、 前記各中・低速ＬＡＮインタフェースの前記ルータ処理
   手段は、当該中・低速ＬＡＮインタフェースに対応する
   前記中・低速ＬＡＮから受信したフレームをルーティン
   グする際に、宛先ＬＡＮアドレスが前記複数の中・低速
   ＬＡＮインタフェースのうちのいずれかの中・低速ＬＡ
   Ｎインタフェースの前記内部バス側に割り当てられたＬ
   ＡＮアドレスであるならば、当該宛先ＬＡＮアドレスが
   割り当てられた中・低速ＬＡＮインタフェースの前記内
   部バス上のアドレスを宛先とする 新たなフレームを当該
   受信フレームに基づいて作成し、当該宛先ＬＡＮアドレ
   スが前記高速ＬＡＮ側の他のノードのＬＡＮアドレスで
   あるならば、前記高速ＬＡＮインタフェースの前記内部
   バス上のアドレスを宛先とする新たなフレームを当該受
   信フレームに基づいて作成する手段と、前記作成された
   フレームを前記内部バスに送出する手段と、前記ルータ
   処理手段を有する前記中・低速ＬＡＮインタフェース自
   身の前記内部バス上のアドレスを宛先とするフレームを
   前記内部バスから受信した場合にルーティング処理を実
   行して、当該内部バスから受信したフレームに対応する
   中・低速ＬＡＮ用のフォーマットのフレームを対応する
   前記中・低速ＬＡＮに送出する手段とを含むことを特徴
   とする多ポートＬＡＮ間接続装置。
2. 【請求項２】 前記高速ＬＡＮインタフェースは、前記
   高速ＬＡＮからの受信フレームの宛先ＬＡＮアドレスと
   当該ＬＡＮアドレスが前記内部バス側のＬＡＮアドレス
   として割り当てられた前記中・低速ＬＡＮインタフェー
   スの前記内部バス上のアドレスとの対応を示す第１のア
   ドレス・テーブルを更に有し、前記 高速ＬＡＮインタフェースの前記ブリッジ処理手段
   は、前記高速ＬＡＮから受信したフレームを中継する場
   合に、前記第１のアドレス・テーブルを参照して、宛先
   ＬＡＮアドレスに対応する前記内部バス上のアドレスを
   求める手段を更に含み、 前記ブリッジ処理手段の前記フレーム作成手段は、前記
   求められた内部バス上のアドレスを宛先とする新たなフ
   レームを作成する ことを特徴とする請求項１記載の多ポ
   ートＬＡＮ間接続装置。
3. 【請求項３】 前記各中・低速ＬＡＮインタフェース
   は、前記内部バス側へ送出するフレームの宛先ＬＡＮア
   ドレスと当該ＬＡＮアドレスが前記内部バス側のＬＡＮ
   アドレスとして割り当てられた前記中・低速ＬＡＮイン
   タフェースの前記内部バス上のアドレスとの対応を示す
   第２のアドレス・テーブルを更に有し、前記各 中・低速ＬＡＮインタフェースのルータ処理手段
   は、対応する前記中・低速ＬＡＮから受信したフレーム
   をルーティングする際に、前記第２のアドレス・テーブ
   ルを参照して、宛先ＬＡＮアドレスに対応する前記内部
   バス上のアドレスを求める手段を更に含み、 前記ルータ処理手段の前記フレーム作成手段は、前記宛
   先ＬＡＮアドレスに対応する前記内部バス上のアドレス
   が求められた場合には、当該内部バス上のアドレスを宛
   先とする新たなフレームを作成し、前記宛先ＬＡＮアド
   レスに対応する前記内部バス上のアドレスが求められな
   かった場合には、前記高速ＬＡＮインタフェースの前記
   内部バス上のアドレスを宛先とする新たなフレームを作
   成する ことを特徴とする請求項１記載の多ポートＬＡＮ
   間接続装置。