JPH04213861A - 微細加工方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、空中配線を形成する微
細加工技術に関する。

【０００２】

【従来の技術】従来、電極を容易に中空配線することが
できなかったために、以下に述べるような困難があった
。

【０００３】例えば、ＦＥＴ素子作製においてゲート金
属パッド部分とチャネル上にゲート電極を形成しようと
することを目的として、ゲートのリセスエッチングをウ
ェットエッチングによって行うと、表面電位の差によっ
て両者の境界部分で局所的な化学電池を形成し、このた
め生じる電気化学反応により、図４に見られるような異
常段差が形成される。このためこの後リフトオフプロセ
スを引続き行うと図４に見られるように電極配線に段切
れが生じる欠点があった。

【０００４】すなわち図４は、従来法によってＦＥＴゲ
ートを作製のリセスエッチングの際に、電極と基板境界
で生じる異常エッチングについて説明する図である。図
４において、１はＨＥＭＴ基板、２はチャネル、３はキ
ャップ層、４はゲート用パッド電極、５は上層レジスト
（中感度）、６は中層レジスト（高感度）、７は下層レ
ジスト（低感度）、８は多層レジスト系、９はゲート配
線電極、１１は異常エッチングによる配線断線部分を意
味する。

【０００５】また、通常のＬＳＩ製造プロセスにおいて
は、図５に示すように、配線間容量を減少させるために
被覆性を向上し、平坦化を進め、低誘電率化、高耐圧化
等を追求しつつ配線間絶縁層を形成する必要があった。 しかしながらこのような要件をすべて満たす絶縁層を形
成することはかなり困難で複雑なプロセスを要した。

【０００６】すなわち図５は、従来法によって、多層配
線の交差部分を形成するプロセスを説明した図である。 図５において、２１はＬＳＩ基板、２２は下層配線電極
、２３は層間絶縁膜、２４はスルーホール、２５は上部
配線金属を意味する。

【０００７】更に、量子効果を含む素子特性の向上を期
待できる量子細線チャネルＦＥＴを形成する場合、イオ
ン打込みやチャネルのエッチング等チャネルの形状制御
を行うことになり、無損傷でしかもチャネルの極細線化
を図ることは大変困難であった。

【０００８】

【発明が解決しようとする課題】本発明の目的は、容易
な空中配線加工技術を提供することにある。

【０００９】

【課題を解決するための手段】本発明を概説すれば、本
発明は微細加工方法に関する発明であって、基板上に少
なくとも下層、中間層、上層よりなる多層レジストを積
層する工程、該多層レジストを部分的に互いに異なる露
光密度で露光する工程、現像溶媒で現像し、一部に下層
レジストを残し、他の一部には下層レジストを残さない
ようにする工程、電極金属を形成する工程、及びリフト
オフ加工法によりレジストを除去することによって、上
記下層レジストを残した部分が中空となり空中配線を形
成させる工程の各工程を包含することを特徴とする。

【００１０】より具体的にいうと、前記目的のために、
本発明方法においては、少なくとも３層の多層レジスト
を用い、橋桁部分（後のリフト加工後、中空となる部分
）と、橋脚部分（後のリフトオフ加工後、ゲート配線電
極が半導体と接する部分）とを異なる露光量密度により
露光し、橋桁部分では下層レジストが残り、橋脚部分で
は下層レジストが溶解したレジストパターンを形成し、
リフトオフ加工法により空中配線電極を形成させる。

【００１１】本発明方法の適用の具体例としては、図１
、図２又は図３の工程図で示したものが挙げられる。

【００１２】図１は、本発明の空中配線加工をゲート電
極形成に適用し、異常エッチングを抑制するプロセスを
説明する図である。図１において、符号１〜９は図４と
同義であり、１０はレジスト除去後の空間を意味する。 図１には、レジストパターニング工程、リセスエッチン
グ工程、金属蒸着工程、及びリフトオフ加工工程が記載
されている。

【００１３】図１に示すような空中配線加工技術は、異
なる多層レジスト系でも、最下層の露光感度が上層に比
較して充分低い場合に可能であり、また露光も電子露光
法に限るものではなく、紫外線露光等の一般の露光法で
も露光量調整ができる場合、もしくは２重露光する場合
に適用できることは明らかである。また基板材料等が異
なる場合についても複数の露出部分の間に表面電位差が
生じる場合、本発明によって同様の効果が得られること
は明らかである。

【００１４】図２は、多層配線プロセスに本発明の空中
配線技術を適用する例を説明する図である。図２におい
て、符号５〜８及び１０は図１と同義であり、２１、２
２及び２５は図５と同義である。図２には、レジストパ
ターン形成工程、金属蒸着工程、及びリフトオフ加工工
程が記載されている。

【００１５】図２に従って説明したように、本発明方法
によれば、容易なプロセスで、誘電率の低い空気を絶縁
体とした配線容量低減が可能になると共に、従来必要と
されてきた平坦化プロセス・高耐圧・低ストレス絶縁層
形成を用いることなく配線加工が実現できる。またこの
ような加工は加工損傷が無いため上部配線の下部に通常
の配線だけでなく、トランジスタ、ＡＰＤ等の機能性素
子が存在しても有効であるという利点がある。

【００１６】図３は、本発明の技術によって、量子細線
チャネルＦＥＴを形成するプロセスの説明図である。図
３において、符号１〜１０は図１と同義である。図３に
は、図１と同様に、レジストパターニング工程、リセス
エッチング工程、金属蒸着工程、及びリフトオフ加工工
程が記載されている。

【００１７】従来法ではゲート電極の細線化は可能であ
ったが、キャリア走行方向に多数の配線を行うことは不
可能であった。このためダメージや再成長界面欠陥を伴
うチャネルのエッチングや損傷の大きいイオン注入が行
われてきたが、これらの方法はこれらの欠陥だけでなく
、電子ビーム露光に比較すると解像度が低く細線化の効
果が小さい。これに対して、図３に示したような本発明
による空中配線技術を用いると、これらの点で利点の大
きい加工を非常に容易なプロセスで実現できるという利
点がある。

【００１８】

【実施例】以下、本発明をＩｎＧａＡｓ／ＩｎＰ　　Ｈ
ＥＭＴの場合を例に採って更に具体的に説明するが、本
発明はこれら実施例に限定されない。

【００１９】実施例１チャネル部分、ソース並びにドレ
イン電極、ゲート電極用パッドを形成した基板上に、特
願平１−７３８９３号明細書に挙げられた多層レジスト
〔下層：φ−Ｍａｃ　　２００ｎｍ、中間層：ＰＭＭＡ
（Ｍｗ＝９０Ｋ）４５０ｎｍ、上層：ＰＭＭＡ（ＯＥＢ
Ｒ−１０００）２００ｎｍ〕を基板に塗布する。次にパ
ッドとの境界部分を１８０μＣ／ｃｍ２　、パッド部分
を５５０μＣ／ｃｍ２　、ゲート部分を６４０μＣ／ｃ
ｍ２　（加速５０ｋＶ）で電子ビーム露光し、キシレン
１００重量部、ジオキサン１．５　重量部よりなる現像
液で１５秒間現像し、エチルシクロヘキサンで６０秒洗
浄することにより図１のようなレジストパターンを得る
。この後、ゲート部分での電極加工を行うためリセスエ
ッチング（エッチャント：１Ｈ２Ｏ＋４Ｈ２Ｏ２＋１８
０Ｈ２Ｏ　、２５℃、５ｓｅｃ　）を行うが異種材料の
露出部間隔が１０μｍと大きく、両者の間の電気抵抗が
大きくなるため、電池作用による電流が少なく、電気化
学反応によるエッチング異常が小さい。 このような基板に引続きチタンを１００ｎｍ、白金を２
０ｎｍ、金を１０００ｎｍ電子ビーム蒸着する。この後
レジストをメチルエチルケトンによって除去すると図１
に示すように配線の段切れなく良好な電極配線が実現で
きる。

【００２０】次に本発明の配線間容量低減についての実
施例を述べる。 実施例２ 下層配線を形成した基板に、特願平１−７３８９３号明
細書に挙げられた多層レジスト〔下層：φ−Ｍａｃ　　
２００ｎｍ、中間層：ＰＭＭＡ（Ｍｗ＝９０Ｋ）４５０
ｎｍ、上層：ＰＭＭＡ（ＯＥＢＲ−１０００）２００ｎ
ｍ〕を基板に塗布する。この時、レジストの粘性に由来
する塗布特性により、各レジスト層は表面を平坦化する
働きがある。次に下層配線とその周辺を１８０μＣ／ｃ
ｍ２　、それ以外の部分を６４０μＣ／ｃｍ２　（加速
５０ｋＶ）で露光し、キシレン１００重量部、ジオキサ
ン１．５　重量部よりなる現像液で１５秒間現像し、エ
チルシクロヘキサンで６０秒洗浄することにより、図２
のようなレジストパターンを得る。このような基板に引
続きチタンを１００ｎｍ、白金を２０ｎｍ、金を１００
０ｎｍ電子ビーム蒸着する。この後レジストをメチルエ
チルケトンによって除去すると図２に示すように配線の
段切れなく良好な電極配線が実現できる。

【００２１】更に本空中配線技術の量子細線チャネルへ
の応用について述べる。 実施例３ チャネル部、ソース並びにドレイン電極、ゲート電極用
パッドを形成した基板に、特願平１−７３８９３号明細
書に挙げられた多層レジスト〔下層：φ−Ｍａｃ２００
ｎｍ、中間層：ＰＭＭＡ（Ｍｗ＝９０Ｋ）４５０ｎｍ、
上層：ＰＭＭＡ（ＯＥＢＲ−１０００）２００ｎｍ〕を
基板に塗布する。次に図３の番号指示７の部分を１８０
μＣ／ｃｍ２　、それ以外のゲート電極部分を６４０μ
Ｃ／ｃｍ２　（加速５０ｋＶ）で露光し、キシレン１０
０重量部、ジオキサン１．５　重量部よりなる現像液で
１５秒間現像し、エチルシクロヘキサンで６０秒洗浄す
ることにより図３のようなレジストパターンを得る。こ
のようなレジストパターンを用い実施例１と同様なリフ
トオフ加工を行うと図３のような橋型ゲート電極が得ら
れる。このようなゲート電極に負電位を加えると、橋脚
部分の下では、空乏層が広がることにより、チャネルが
細線化される。

【００２２】

【発明の効果】上記のように本発明による微細加工技術
を用いると、通常のリフトオフ加工と同等の容易さで、
金属配線の空中化を図れる。このため実施例に挙げたよ
うな、従来の加工方法では複雑であったり、困難もしく
は不可能であった素子の作製が可能になる。ここに挙げ
た加工方法は、実施例に限らず空中配線を必要とする素
子に適用可能であり、また特に金属材料以外であっても
、最下層の感度が低い多層レジストを用い、橋梁形状の
材料加工をリフトオフ法によって行う場合に適用可能で
あることはいうまでもない。更にこのような空中配線方
法は電子デバイスに限らず、浮遊電気容量低減が重要な
、発光素子、受光素子、光変調素子等の高速オプト・エ
レクトロニクス・デバイスやこれらを集積したＯＥＩＣ
に対しても効果があることはいうまでもない。

【図面の簡単な説明】

【図１】本発明の空中配線加工をゲート電極形成に適用
し、異常エッチングを抑制するプロセスを説明する図で
ある。

【図２】多層配線プロセスに本発明の空中配線技術を適
用する例を説明する図である。

【図３】本発明の技術によって、量子細線チャネルＦＥ
Ｔを形成するプロセスの説明図である。

【図４】従来法によってＦＥＴゲートを作製のリセスエ
ッチングの際に、電極と基板境界で生じる異常エッチン
グについて説明する図である。

【図５】従来法によって、多層配線の交差部分を形成す
るプロセスを説明した図である。

【符号の説明】

１　　ＨＥＭＴ基板 ２　　チャネル ３　　キャップ層 ４　　ゲート用パッド電極 ５　　上層レジスト（中感度） ６　　中層レジスト（高感度） ７　　下層レジスト（低感度） ８　　多層レジスト系 ９　　ゲート配線電極 １０　　レジスト除去後の空間 １１　　異常エッチングによる配線断線部分２１　　Ｌ
ＳＩ基板 ２２　　下層配線電極 ２３　　層間絶縁膜 ２４　　スルーホール ２５　　上部配線金属

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　基板上に少なくとも下層、中間層、上
   層よりなる多層レジストを積層する工程、該多層レジス
   トを部分的に互いに異なる露光密度で露光する工程、現
   像溶媒で現像し、一部に下層レジストを残し、他の一部
   には下層レジストを残さないようにする工程、電極金属
   を形成する工程、及びリフトオフ加工法によりレジスト
   を除去することによって、上記下層レジストを残した部
   分が中空となり空中配線を形成させる工程の各工程を包
   含することを特徴とする微細加工方法。