JPH04213104A - 双方向限流回路 - Google Patents
双方向限流回路Info
- Publication number
- JPH04213104A JPH04213104A JP3031586A JP3158691A JPH04213104A JP H04213104 A JPH04213104 A JP H04213104A JP 3031586 A JP3031586 A JP 3031586A JP 3158691 A JP3158691 A JP 3158691A JP H04213104 A JPH04213104 A JP H04213104A
- Authority
- JP
- Japan
- Prior art keywords
- current
- node
- transistor
- transistors
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 6
- 230000007704 transition Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 3
- 208000000044 Amnesia Diseases 0.000 description 1
- 208000026139 Memory disease Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006984 memory degeneration Effects 0.000 description 1
- 208000023060 memory loss Diseases 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、限流回路に関し、特に
、回路を通る電流を両方向において制限する双方向限流
回路に関する。
、回路を通る電流を両方向において制限する双方向限流
回路に関する。
【０００２】
【従来技術と問題点】非同期直列データ通信において最
も普及している電気規格はＲＳ−２３２Ｃ規格である。 多くのコンピュータおよび他の装置の背面にみられるな
じみのある２５−ピン”Ｄ”コネクタはこの規格を使用
している。ＲＳ−２３２Ｃ規格は、集積回路よりもずっ
と以前に開発されたので、５ボルトと接地論理レベルを
用いていない。その代りに、３〜１５Ｖの間の正電圧を
用いて論理０を表し、−３〜−１５Ｖの負電圧を用いて
論理１を表している。さらに、ＲＳ−２３２Ｃ受信機は
、旧ＲＳ−２３２Ｂ規格との互換性を保つために、最大
±２５Ｖまでの信号レベルに耐えることができなければ
ならない。
も普及している電気規格はＲＳ−２３２Ｃ規格である。 多くのコンピュータおよび他の装置の背面にみられるな
じみのある２５−ピン”Ｄ”コネクタはこの規格を使用
している。ＲＳ−２３２Ｃ規格は、集積回路よりもずっ
と以前に開発されたので、５ボルトと接地論理レベルを
用いていない。その代りに、３〜１５Ｖの間の正電圧を
用いて論理０を表し、−３〜−１５Ｖの負電圧を用いて
論理１を表している。さらに、ＲＳ−２３２Ｃ受信機は
、旧ＲＳ−２３２Ｂ規格との互換性を保つために、最大
±２５Ｖまでの信号レベルに耐えることができなければ
ならない。
【０００３】ＲＳ−２３２Ｃ規格下では、直列通信のた
めに一緒に接続された２つの装置は、データ・ターミナ
ル機器（ＤＴＥ）およびデータ通信機器（ＤＣＥ）と呼
ばれている。ＤＴＥおよびＤＣＥは、ピン・ピン（ｐｉ
ｎ−ｔｏ−ｐｉｎ）接続される。ＤＴＥは、ピン２でデ
ータ（伝送データ）を伝送し、ピン３でデータ（受信デ
ータ）を受信する。ＤＣＥは、ピン３でデータ（受信デ
ータ）を伝送し、ピン２でデータ（伝送データ）を受信
する。ＤＴＥまたはＤＣＥとしての装置の指定は固定で
はない。ある場合に装置はＤＴＥのことがあり、別の場
合にＤＣＥのことがある。
めに一緒に接続された２つの装置は、データ・ターミナ
ル機器（ＤＴＥ）およびデータ通信機器（ＤＣＥ）と呼
ばれている。ＤＴＥおよびＤＣＥは、ピン・ピン（ｐｉ
ｎ−ｔｏ−ｐｉｎ）接続される。ＤＴＥは、ピン２でデ
ータ（伝送データ）を伝送し、ピン３でデータ（受信デ
ータ）を受信する。ＤＣＥは、ピン３でデータ（受信デ
ータ）を伝送し、ピン２でデータ（伝送データ）を受信
する。ＤＴＥまたはＤＣＥとしての装置の指定は固定で
はない。ある場合に装置はＤＴＥのことがあり、別の場
合にＤＣＥのことがある。
【０００４】ピン指定により、直列接続した２つの装置
に問題の生じることがある。一般に、装置はＤＴＥおよ
びＤＣＥのラベルが付けてなく、ケーブルにより接続さ
れる。ユーザーが、ＤＴＥを別のＤＴＥに誤って接続し
たり、ケーブル接続を間違えた場合には、同じ回線にＤ
ＴＥおよびＤＣＥの両方が伝送を行ない、ＤＴＥには、
その送信機回路に±２５Ｖ信号が加わることになる。そ
の結果としての電圧および電流過負荷に対する保護がな
ければ、そのＤＴＥの送信機または電源が損傷するおそ
れがある。
に問題の生じることがある。一般に、装置はＤＴＥおよ
びＤＣＥのラベルが付けてなく、ケーブルにより接続さ
れる。ユーザーが、ＤＴＥを別のＤＴＥに誤って接続し
たり、ケーブル接続を間違えた場合には、同じ回線にＤ
ＴＥおよびＤＣＥの両方が伝送を行ない、ＤＴＥには、
その送信機回路に±２５Ｖ信号が加わることになる。そ
の結果としての電圧および電流過負荷に対する保護がな
ければ、そのＤＴＥの送信機または電源が損傷するおそ
れがある。
【０００５】もう１つの問題は、その出力における短絡
により引き起こされる送信機の潜在的な損傷である。ピ
ン２が偶発的に接地短絡された場合に、このような状態
の生じることがある。送信機を通る電流を制限するため
の何等かの手段がないと、短絡電流が送信機を熱焼損さ
せることがある。
により引き起こされる送信機の潜在的な損傷である。ピ
ン２が偶発的に接地短絡された場合に、このような状態
の生じることがある。送信機を通る電流を制限するため
の何等かの手段がないと、短絡電流が送信機を熱焼損さ
せることがある。
【０００６】先行技術の限流装置では、出力ドライバ回
路のインピーダンスに依存している。しかし、これは、
充分な出力電流を与えるために大きな電源を必要とする
。リニア・テクノロジーのＬＴ１０８０などの幾つかの
ＲＳ−２３２集積回路ドライバでも、前述の保護方法を
使用し大きな電源を、設けている。しかし、このような
電力は、計算機などのバッテリー駆動携帯装置に用いる
ことはできない。というのも、該大電力消費は、メモリ
消失ロックアップを引き起こすことがあるからである。
路のインピーダンスに依存している。しかし、これは、
充分な出力電流を与えるために大きな電源を必要とする
。リニア・テクノロジーのＬＴ１０８０などの幾つかの
ＲＳ−２３２集積回路ドライバでも、前述の保護方法を
使用し大きな電源を、設けている。しかし、このような
電力は、計算機などのバッテリー駆動携帯装置に用いる
ことはできない。というのも、該大電力消費は、メモリ
消失ロックアップを引き起こすことがあるからである。
【０００７】
【発明の目的】本発明の目的は、高インピーダンス出力
ドライバを必要とすることなく、送信機に（またはそこ
から）流れる電流を制限することにより、従来技術の問
題点を解決せんとするものである。発明の他の目的は、
電流を両方向において所定の最大値に制限するための手
段を提供することである。発明の別の目的は、そのため
の低コスト、簡単な回路をもたらすことである。発明の
別の目的は、許容される最大電流に対する正確な制御を
もたらす回路を提供することである。発明のさらに別の
目的は、バッテリー駆動装置において、Ｉ／Ｏ保護のた
めのＲＳ−２３２Ｃ仕様に適合するような回路を与える
ことである。
ドライバを必要とすることなく、送信機に（またはそこ
から）流れる電流を制限することにより、従来技術の問
題点を解決せんとするものである。発明の他の目的は、
電流を両方向において所定の最大値に制限するための手
段を提供することである。発明の別の目的は、そのため
の低コスト、簡単な回路をもたらすことである。発明の
別の目的は、許容される最大電流に対する正確な制御を
もたらす回路を提供することである。発明のさらに別の
目的は、バッテリー駆動装置において、Ｉ／Ｏ保護のた
めのＲＳ−２３２Ｃ仕様に適合するような回路を与える
ことである。
【０００８】
【発明の概要】これらの目的を達成するために、本発明
に依る双方向限流回路は、第一対のバイポーラ接合形ト
ランジスタを含み、各トランジスタのエミッタは第１ノ
ードに結合され、そのベースは第２ノードに結合されて
いる。制限すべき電流を通す抵抗器は、トランジスタ対
のトランジスタのベース・エミッタ接合と並列に、且つ
第１ノードと第２ノードとの間に接続してある。第２対
の各トランジスタは第２ノードおよび第３ノードに結合
され、一方のトランジスタは、第３ノードからトランジ
スタを通って第２ノードに電流を流すための手段が含ま
れ、他のトランジスタには、第２ノードからトランジス
タを通って第３ノードに電流を流すための手段が含まれ
る。第１対の各トランジスタは、第２対のトランジスタ
を制御して、制御中のトランジスタがオンになったとき
に、抵抗器を通る電流を制限する。抵抗器を通るいずれ
かの方向の電流が所定最大値に達すると、制御中のトラ
ンジスタがオンになる。
に依る双方向限流回路は、第一対のバイポーラ接合形ト
ランジスタを含み、各トランジスタのエミッタは第１ノ
ードに結合され、そのベースは第２ノードに結合されて
いる。制限すべき電流を通す抵抗器は、トランジスタ対
のトランジスタのベース・エミッタ接合と並列に、且つ
第１ノードと第２ノードとの間に接続してある。第２対
の各トランジスタは第２ノードおよび第３ノードに結合
され、一方のトランジスタは、第３ノードからトランジ
スタを通って第２ノードに電流を流すための手段が含ま
れ、他のトランジスタには、第２ノードからトランジス
タを通って第３ノードに電流を流すための手段が含まれ
る。第１対の各トランジスタは、第２対のトランジスタ
を制御して、制御中のトランジスタがオンになったとき
に、抵抗器を通る電流を制限する。抵抗器を通るいずれ
かの方向の電流が所定最大値に達すると、制御中のトラ
ンジスタがオンになる。
【０００９】
【実施例】第１図は、バッテリー駆動装置用直列Ｉ／Ｏ
保護のために構成されたところの、本発明による双方向
限流回路を示す。この実施例は、バイポーラ・トランジ
スタを使用している。図の左にあるＶｉは、前述装置の
送信機により伝送される直列データの電圧を表す。Ｖｉ
は第１ノード１０に印加され、このノードには、１対の
バイポーラ・トランジスタＱ１およびＱ３のエミッタが
直接結合してある。本実施例のＱ１はｐｎｐトランジス
タであり、Ｑ３はｎｐｎトランジスタである。Ｑ１およ
びＱ３のベースは、第２ノード１２に直接結合してある
。抵抗器Ｒ１などの抵抗手段は、Ｑ１およびＱ３のベー
ス・エミッタ接合と並列に第１および第２ノードの間に
接続してある。
保護のために構成されたところの、本発明による双方向
限流回路を示す。この実施例は、バイポーラ・トランジ
スタを使用している。図の左にあるＶｉは、前述装置の
送信機により伝送される直列データの電圧を表す。Ｖｉ
は第１ノード１０に印加され、このノードには、１対の
バイポーラ・トランジスタＱ１およびＱ３のエミッタが
直接結合してある。本実施例のＱ１はｐｎｐトランジス
タであり、Ｑ３はｎｐｎトランジスタである。Ｑ１およ
びＱ３のベースは、第２ノード１２に直接結合してある
。抵抗器Ｒ１などの抵抗手段は、Ｑ１およびＱ３のベー
ス・エミッタ接合と並列に第１および第２ノードの間に
接続してある。
【００１０】第２対のバイポーラ・トランジスタＱ２お
よびＱ４では、そのエミッタが第２ノード１２に直接結
合してある。Ｑ２は、ｐｎｐトランジスタであり、その
ベースはＱ１のコレクタに直接結合してある。Ｑ４は、
ｎｐｎトランジスタであり、そのベースはＱ３のコレク
タに直接結合してある。Ｑ２には、そのトランジスタの
コレクタと第３ノード１４との間に結合されたダイオー
ドＣＲ１があり、該ノードには、回路の出力電圧Ｖｏお
よび出力電流が現れる。ＣＲ１は、第１ノード１０から
Ｒ１およびＱ２を通り第３ノード１４に電流が流れるよ
うな（通常の意味で）方位で配置されている。Ｑ４には
、そのトランジスタのコレクタと第３ノード１４との間
に結合されたダイオードＣＲ２がある。ＣＲ２は、ＣＲ
１と逆方向の方位で配置されており、第３ノード１４か
らＱ４およびＲ１を通り第１ノード１０に電流が流れる
。Ｑ２およびＱ４にバイアスをかけるために、抵抗器Ｒ
２およびＲ３などの手段が含められている。Ｒ２は、そ
の一端でＱ２のベースおよびＱ１のコレクタに結合され
、他端で信号接地１６に接合してある。同様に、Ｒ３は
、一端でＱ４のベースおよびＱ３のコレクタに、他端で
信号接地１６に結合してある。
よびＱ４では、そのエミッタが第２ノード１２に直接結
合してある。Ｑ２は、ｐｎｐトランジスタであり、その
ベースはＱ１のコレクタに直接結合してある。Ｑ４は、
ｎｐｎトランジスタであり、そのベースはＱ３のコレク
タに直接結合してある。Ｑ２には、そのトランジスタの
コレクタと第３ノード１４との間に結合されたダイオー
ドＣＲ１があり、該ノードには、回路の出力電圧Ｖｏお
よび出力電流が現れる。ＣＲ１は、第１ノード１０から
Ｒ１およびＱ２を通り第３ノード１４に電流が流れるよ
うな（通常の意味で）方位で配置されている。Ｑ４には
、そのトランジスタのコレクタと第３ノード１４との間
に結合されたダイオードＣＲ２がある。ＣＲ２は、ＣＲ
１と逆方向の方位で配置されており、第３ノード１４か
らＱ４およびＲ１を通り第１ノード１０に電流が流れる
。Ｑ２およびＱ４にバイアスをかけるために、抵抗器Ｒ
２およびＲ３などの手段が含められている。Ｒ２は、そ
の一端でＱ２のベースおよびＱ１のコレクタに結合され
、他端で信号接地１６に接合してある。同様に、Ｒ３は
、一端でＱ４のベースおよびＱ３のコレクタに、他端で
信号接地１６に結合してある。
【００１１】すでに述べたように、本発明のこの実施例
での１つの応用は、ＲＳ−２３２Ｃ直列リンクにおける
電流を制御するためのものである。当該規格の出力電圧
スルー（ｓｌｅｗ）仕様を満たすために、第３ノード１
４と信号接地１６との間にコンデンサＣ１を結合して、
Ｖｏのスルー・レートを制限している。双方向限流回路
は、作動中に、一般に、装置の送信機から入力電圧Ｖｉ
を受け取る。その送信機は、＋４Ｖおよび−４Ｖの間を
変動する直列波長でＶｉを生成する。正電圧は論理０を
表し、負電圧は論理１を表す。Ｖｉが正であるときには
、回路内の電流は、送信機から第１ノード１０、Ｒ１、
Ｑ２、および第３ノード１４を通り、接続してあるＤＣ
Ｅに流れる。Ｖｉが負であるときには、電流の流れは逆
方向になり、ＤＣＥから、第３ノード１４、Ｑ４、Ｒ１
、および第１ノード１０を通り送信機に流れる。この２
つの場合における電流の戻り経路は、信号接地１６であ
る。制限すべき電流はＩ１ で示してあり、Ｒ１を流れ
て、その両端で電圧降下を引き起す。抵抗器のいずれか
の方向の電圧降下がＱ１およびＱ３のベース・エミッタ
接合のターンオン電圧Ｖｂｅ以下のままである限り、こ
れらのトランジスタはオフのままである。この回路状態
では、Ｉ１ は、その方向により異なるが、Ｑ２または
Ｑ４を飽和させる。飽和トランジスタの両端の電圧降下
は約０．２Ｖである。ダイオードＣＲ１およびＣＲ２は
、約０．３Ｖの低い電圧降下を伴うショットキー・ダイ
オードであることが望ましい。したがって、電流Ｉ１
が最大所望値以下のときには、第１ノード１０から第３
ノード１４までの全電圧降下は約１Ｖである。第３ノー
ド１４における結果的な出力電圧Ｖｏは約３Ｖであり、
これはＲＳ−２３２Ｃ仕様に適合する。
での１つの応用は、ＲＳ−２３２Ｃ直列リンクにおける
電流を制御するためのものである。当該規格の出力電圧
スルー（ｓｌｅｗ）仕様を満たすために、第３ノード１
４と信号接地１６との間にコンデンサＣ１を結合して、
Ｖｏのスルー・レートを制限している。双方向限流回路
は、作動中に、一般に、装置の送信機から入力電圧Ｖｉ
を受け取る。その送信機は、＋４Ｖおよび−４Ｖの間を
変動する直列波長でＶｉを生成する。正電圧は論理０を
表し、負電圧は論理１を表す。Ｖｉが正であるときには
、回路内の電流は、送信機から第１ノード１０、Ｒ１、
Ｑ２、および第３ノード１４を通り、接続してあるＤＣ
Ｅに流れる。Ｖｉが負であるときには、電流の流れは逆
方向になり、ＤＣＥから、第３ノード１４、Ｑ４、Ｒ１
、および第１ノード１０を通り送信機に流れる。この２
つの場合における電流の戻り経路は、信号接地１６であ
る。制限すべき電流はＩ１ で示してあり、Ｒ１を流れ
て、その両端で電圧降下を引き起す。抵抗器のいずれか
の方向の電圧降下がＱ１およびＱ３のベース・エミッタ
接合のターンオン電圧Ｖｂｅ以下のままである限り、こ
れらのトランジスタはオフのままである。この回路状態
では、Ｉ１ は、その方向により異なるが、Ｑ２または
Ｑ４を飽和させる。飽和トランジスタの両端の電圧降下
は約０．２Ｖである。ダイオードＣＲ１およびＣＲ２は
、約０．３Ｖの低い電圧降下を伴うショットキー・ダイ
オードであることが望ましい。したがって、電流Ｉ１
が最大所望値以下のときには、第１ノード１０から第３
ノード１４までの全電圧降下は約１Ｖである。第３ノー
ド１４における結果的な出力電圧Ｖｏは約３Ｖであり、
これはＲＳ−２３２Ｃ仕様に適合する。
【００１２】回路を流れることのできる最大電流Ｉ１
は、トランジスタＱ１およびＱ３の動作により制限され
る。抵抗器Ｒ１を通る最大所望電流Ｉｍａｘが、ベース
・エミッタ接合が抵抗器に並列であるトランジスタＱ１
またはＱ３をオンにするのに充分な電圧降下をもたらす
ように、抵抗器Ｒ１が選択される： Ｉ１ ＝Ｖｂｅ／Ｒ１＝Ｉｍａｘ 例えば、所望最大電流４ｍＡおよびトランジスタのター
ンオン電圧０．６Ｖでは、Ｒ１は１５０オームの抵抗に
なる。選択する抵抗は、もちろん、所望最大電流ととも
に変動する。第１対のトランジスタＱ１またはＱ３がオ
ンになると、第２トランジスタ対Ｑ２およびＱ４のうち
のそれに接続されているトランジスタを制御して、回路
を通る電流を制限する。すなわち、制御されるトランジ
スタに有効なベース電流を制限し、飽和状態から活性領
域にすることによりそれを行うのである。この変化によ
り、制御されるトランジスタの電流需要量が減る。この
フィードバック・モードでは、トランジスタＱ２および
Ｑ４のインピーダンスが劇的に増加して、これらのトラ
ンジスタの両端に大きな電圧降下をもたらす。例えば、
間違った接続により、大きな逆電流が第３ノード１４に
突然加わる場合を想定してみる。Ｑ４は迅速に飽和状態
にされ、電流はＲ１を通り第１ノード１０の方へ流れる
。Ｒ１両端の電圧が約０．６Ｖを越えると、Ｑ３がオン
になる。Ｑ３はすぐに電流をそのコレクタに流して、そ
のコレクタ、Ｒ３およびＱ４のベースの結合してあるノ
ードにおける電圧を下げる。この電圧変化はＱ４からベ
ース電流を引き出して、Ｑ４は飽和状態から抜け出す。 そのインピーダンスは劇的に増加して、逆電流に付随し
て増加した電圧を吸収する。次に、Ｑ３およびＱ４の間
のフィードバック接続は、Ｑ３がオンである限り充分に
高いインピーダンスを持続する。所望最大電流よりも大
きな電流がこの回路から流れ出ようとしたときに、Ｑ１
およびＱ２においても同じ反応が起こる。このようにし
て、回路は、両方向の電流を制限する。本実施例では、
トランジスタＱ１〜Ｑ４は１００以上のベータ（β）を
有し、抵抗器Ｒ２およびＲ３は各々４７キロオームであ
る。これらの素子は、もちろん、所望限流をもたらす他
の値をとることができる。
は、トランジスタＱ１およびＱ３の動作により制限され
る。抵抗器Ｒ１を通る最大所望電流Ｉｍａｘが、ベース
・エミッタ接合が抵抗器に並列であるトランジスタＱ１
またはＱ３をオンにするのに充分な電圧降下をもたらす
ように、抵抗器Ｒ１が選択される： Ｉ１ ＝Ｖｂｅ／Ｒ１＝Ｉｍａｘ 例えば、所望最大電流４ｍＡおよびトランジスタのター
ンオン電圧０．６Ｖでは、Ｒ１は１５０オームの抵抗に
なる。選択する抵抗は、もちろん、所望最大電流ととも
に変動する。第１対のトランジスタＱ１またはＱ３がオ
ンになると、第２トランジスタ対Ｑ２およびＱ４のうち
のそれに接続されているトランジスタを制御して、回路
を通る電流を制限する。すなわち、制御されるトランジ
スタに有効なベース電流を制限し、飽和状態から活性領
域にすることによりそれを行うのである。この変化によ
り、制御されるトランジスタの電流需要量が減る。この
フィードバック・モードでは、トランジスタＱ２および
Ｑ４のインピーダンスが劇的に増加して、これらのトラ
ンジスタの両端に大きな電圧降下をもたらす。例えば、
間違った接続により、大きな逆電流が第３ノード１４に
突然加わる場合を想定してみる。Ｑ４は迅速に飽和状態
にされ、電流はＲ１を通り第１ノード１０の方へ流れる
。Ｒ１両端の電圧が約０．６Ｖを越えると、Ｑ３がオン
になる。Ｑ３はすぐに電流をそのコレクタに流して、そ
のコレクタ、Ｒ３およびＱ４のベースの結合してあるノ
ードにおける電圧を下げる。この電圧変化はＱ４からベ
ース電流を引き出して、Ｑ４は飽和状態から抜け出す。 そのインピーダンスは劇的に増加して、逆電流に付随し
て増加した電圧を吸収する。次に、Ｑ３およびＱ４の間
のフィードバック接続は、Ｑ３がオンである限り充分に
高いインピーダンスを持続する。所望最大電流よりも大
きな電流がこの回路から流れ出ようとしたときに、Ｑ１
およびＱ２においても同じ反応が起こる。このようにし
て、回路は、両方向の電流を制限する。本実施例では、
トランジスタＱ１〜Ｑ４は１００以上のベータ（β）を
有し、抵抗器Ｒ２およびＲ３は各々４７キロオームであ
る。これらの素子は、もちろん、所望限流をもたらす他
の値をとることができる。
【００１３】技術の熟練者に理解されるように、本発明
はバイポーラ・トランジスタの実施例に限定されない。 所望する場合には、ＭＯＳＦＥＴなどの他の種類のトラ
ンジスタで実施することもできる。本実施例と同様に、
第１対の各トランジスタには、第１ノードに結合された
ｐｎ接合の一端および第２ノードに結合されたゲートま
たはベースなどの制御手段を有する。抵抗器は、第１対
のｐｎ接合と並列に、第１および第２ノードの間に接続
される。トランジスタの第２対は、第２対を通る電流方
向を制御するためのダイオードのような手段を伴い、第
２および第３ノードに結合してある。しかし、本実施例
は、バイポーラ・トランジスタの特性による幾つかの固
有の利点をもたらす。トランジスタＱ１およびＱ３は、
トランジスタに損傷を引き起こすおそれのある、そのベ
ース・エミッタ接合両端の過度の電圧からお互いに保護
している。例えば、Ｑ１のベース・エミッタ接合両端の
逆電圧は、約０．６Ｖを越えることができない。という
のも、Ｑ３をオンにするからである。Ｑ１も同様にＱ３
のベース・エミッタ接合を保護する。同様にして、トラ
ンジスタＱ２およびＱ４はお互いに保護している。同様
に、Ｑ１およびＱ３のコレクタ・ベース接合は、各々、
Ｑ２およびＱ４のエミッタ・ベース接合を保護している
。
はバイポーラ・トランジスタの実施例に限定されない。 所望する場合には、ＭＯＳＦＥＴなどの他の種類のトラ
ンジスタで実施することもできる。本実施例と同様に、
第１対の各トランジスタには、第１ノードに結合された
ｐｎ接合の一端および第２ノードに結合されたゲートま
たはベースなどの制御手段を有する。抵抗器は、第１対
のｐｎ接合と並列に、第１および第２ノードの間に接続
される。トランジスタの第２対は、第２対を通る電流方
向を制御するためのダイオードのような手段を伴い、第
２および第３ノードに結合してある。しかし、本実施例
は、バイポーラ・トランジスタの特性による幾つかの固
有の利点をもたらす。トランジスタＱ１およびＱ３は、
トランジスタに損傷を引き起こすおそれのある、そのベ
ース・エミッタ接合両端の過度の電圧からお互いに保護
している。例えば、Ｑ１のベース・エミッタ接合両端の
逆電圧は、約０．６Ｖを越えることができない。という
のも、Ｑ３をオンにするからである。Ｑ１も同様にＱ３
のベース・エミッタ接合を保護する。同様にして、トラ
ンジスタＱ２およびＱ４はお互いに保護している。同様
に、Ｑ１およびＱ３のコレクタ・ベース接合は、各々、
Ｑ２およびＱ４のエミッタ・ベース接合を保護している
。
【００１４】本実施例の変更は、もちろん可能である。
例えば、トランジスタを、図示およびすでに述べた各種
ノードに直接結合するよりも、他の素子を介してノード
に結合することが望ましいことがある。別の例として、
第２ノードは２つの別々のノードにすることができ、１
つはＲ１、Ｑ１およびＱ２に接続し、もう１つは別の抵
抗器、Ｑ３およびＱ４に接続してもよい。機能的には、
Ｒ１は、流れる電流に比例する電圧を発生させるいずれ
かの種類の装置と置き代えることができる。Ｒ２および
Ｒ３は、Ｑ２およびＱ４にバイアス電流をもたらす同等
の素子で置き代えることができる。同様に、ダイオード
ＣＲ１およびＣＲ２を他の整流素子と置き代えることが
できることも分かる。Ｑ１およびＱ３は、オペ・アンプ
と置き代えることができる。いずれかのトランジスタを
、ダーリントンまたはカスコード接続トランジスタなど
の複合装置と置き代えることができる。これらの変更は
、本実施例に匹敵するほんの数例である。
ノードに直接結合するよりも、他の素子を介してノード
に結合することが望ましいことがある。別の例として、
第２ノードは２つの別々のノードにすることができ、１
つはＲ１、Ｑ１およびＱ２に接続し、もう１つは別の抵
抗器、Ｑ３およびＱ４に接続してもよい。機能的には、
Ｒ１は、流れる電流に比例する電圧を発生させるいずれ
かの種類の装置と置き代えることができる。Ｒ２および
Ｒ３は、Ｑ２およびＱ４にバイアス電流をもたらす同等
の素子で置き代えることができる。同様に、ダイオード
ＣＲ１およびＣＲ２を他の整流素子と置き代えることが
できることも分かる。Ｑ１およびＱ３は、オペ・アンプ
と置き代えることができる。いずれかのトランジスタを
、ダーリントンまたはカスコード接続トランジスタなど
の複合装置と置き代えることができる。これらの変更は
、本実施例に匹敵するほんの数例である。
【００１５】
【発明の効果】以上の説明のように、本発明は高インピ
ーダンス出力ドライバを使用することなく、両方向の電
流方向において、電流を所定の値に制限することができ
る。なお、本発明は可搬装置の電流制御に限定されるも
のではなく、装置に流れ込んだり流れ出る電流を制限す
るためにも使用できる。
ーダンス出力ドライバを使用することなく、両方向の電
流方向において、電流を所定の値に制限することができ
る。なお、本発明は可搬装置の電流制御に限定されるも
のではなく、装置に流れ込んだり流れ出る電流を制限す
るためにも使用できる。
【図１】本発明の実施例のブロック図である。
Claims (1)
- 【請求項１】各トランジスタのエミッタが第１ノード（
１０）に、ベースが第２ノード（１２）に接続された第
１対のバイポーラ・トランジスタ（Ｑ１、Ｑ３）と、第
１ノードと第２ノードとの間に前記各トランジスタのベ
ース・エミッタ間に並列に接続され、制限すべき電流が
流れる抵抗器（Ｒ１）と、一方のトランジスタ（Ｑ４）
は第３ノード（１４）から第２ノード（１２）に電流が
流れるようにする手段（ＣＲ２）、他方のトランジスタ
（Ｑ２）は第２ノード（１２）から第３ノード（１４）
に電流が流れるようにする手段（ＣＲ１）を有する第２
対のバイポーラ・トランジスタ（Ｑ２、Ｑ４）とより成
り、前記抵抗器に流れる電流が所定値を越えるときに前
記第１対のトランジスタの一方がオンとなり、前記第２
対のトランジスタの一方を制御して前記抵抗器に流れる
電流を制御するようにした双方向限流回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US472986 | 1990-01-31 | ||
| US07/472,986 US5006734A (en) | 1990-01-31 | 1990-01-31 | Bidirectional current limiting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213104A true JPH04213104A (ja) | 1992-08-04 |
| JP3142300B2 JP3142300B2 (ja) | 2001-03-07 |
Family
ID=23877707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03031586A Expired - Fee Related JP3142300B2 (ja) | 1990-01-31 | 1991-01-31 | 双方向限流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5006734A (ja) |
| JP (1) | JP3142300B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012003613A (ja) * | 2010-06-18 | 2012-01-05 | Yuieh Hsene Electronics Co Ltd | 交流電源安定出力機構 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130636A (en) * | 1991-02-12 | 1992-07-14 | Raynet Corp. | Protective circuit for providing a reference voltage at a backplane |
| US5194760A (en) * | 1991-12-23 | 1993-03-16 | Motorola, Inc. | Slew rate limited inductive load driver |
| US5761019A (en) * | 1996-01-11 | 1998-06-02 | L.Vad Technology, Inc. | Medical current limiter |
| WO2001028095A1 (en) * | 1999-10-14 | 2001-04-19 | Alcatel | A bidirectional bipolar transistor switch arrangement |
| AUPQ480699A0 (en) * | 1999-12-23 | 2000-02-03 | Alcatel | A bidirectional bipolar transistor switch arrangement |
| AU5401499A (en) * | 1999-10-14 | 2001-04-26 | Alcatel | ADSL filter |
| US6973153B1 (en) * | 2000-03-01 | 2005-12-06 | Agere Systems Inc. | Transmit and receive protection circuit |
| US6781502B1 (en) * | 2003-05-06 | 2004-08-24 | Semiconductor Components Industries, L.L.C. | Method of forming a protection circuit and structure therefor |
| US8847674B1 (en) | 2013-03-13 | 2014-09-30 | General Electric Company | Systems and methods for power limiting for a programmable I/O device |
| US10509431B2 (en) | 2015-05-12 | 2019-12-17 | Thyssenkrupp Presta Ag | Reversible current mirror and its use in bidirectional communication |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698012A (en) * | 1980-01-09 | 1981-08-07 | Sony Tektronix Corp | Amplitude limiting circuit |
| US4345171A (en) * | 1980-06-30 | 1982-08-17 | Texas Instruments Incorporated | Adaptable nonlinear transmission line terminator |
| US4744369A (en) * | 1986-10-06 | 1988-05-17 | Cherne Medical, Inc. | Medical current limiting circuit |
-
1990
- 1990-01-31 US US07/472,986 patent/US5006734A/en not_active Expired - Fee Related
-
1991
- 1991-01-31 JP JP03031586A patent/JP3142300B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012003613A (ja) * | 2010-06-18 | 2012-01-05 | Yuieh Hsene Electronics Co Ltd | 交流電源安定出力機構 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3142300B2 (ja) | 2001-03-07 |
| US5006734A (en) | 1991-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1557679B1 (en) | High side current monitor | |
| US4008418A (en) | High voltage transient protection circuit for voltage regulators | |
| US4906913A (en) | Low dropout voltage regulator with quiescent current reduction | |
| JP3142300B2 (ja) | 双方向限流回路 | |
| US4783714A (en) | Switching logic driver with overcurrent protection | |
| CA1129956A (en) | Dc switching voltage regulator with extended input voltage capability | |
| EP0427085B1 (en) | Enable circuit with embedded thermal turn-off | |
| US4613768A (en) | Temperature dependent, voltage reference comparator/diode | |
| US4023111A (en) | Current limiting driver circuit | |
| JP3519646B2 (ja) | 半導体装置 | |
| JPH02179266A (ja) | ソリッドステート電力制御器 | |
| JPH0795249B2 (ja) | 定電圧装置 | |
| EP0917338B1 (en) | Dual-limit current-limiting battery-feed circuit for a digital line | |
| CN108736877B (zh) | 驱动电路 | |
| US6054845A (en) | Current limiting circuit | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| US4758773A (en) | Switching device | |
| US6154063A (en) | Class AB emitter follower buffers | |
| EP1484825A2 (en) | Laser diode protection circuit | |
| JPH051153Y2 (ja) | ||
| JPS6188695A (ja) | 低抵抗発信走査回路 | |
| JPH0413692Y2 (ja) | ||
| JPS6119536Y2 (ja) | ||
| JPS5918497Y2 (ja) | 定電流回路 | |
| JPH0513064Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |