JPH0421232A - 通信ネットワーク用ｍａｃブリッジ - Google Patents
通信ネットワーク用ｍａｃブリッジInfo
- Publication number
- JPH0421232A JPH0421232A JP12588690A JP12588690A JPH0421232A JP H0421232 A JPH0421232 A JP H0421232A JP 12588690 A JP12588690 A JP 12588690A JP 12588690 A JP12588690 A JP 12588690A JP H0421232 A JPH0421232 A JP H0421232A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- circuit
- relay
- mac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 15
- 230000005540 biological transmission Effects 0.000 claims abstract description 26
- 101100048435 Caenorhabditis elegans unc-18 gene Proteins 0.000 abstract description 15
- 238000012545 processing Methods 0.000 abstract description 9
- 238000001914 filtration Methods 0.000 description 12
- QNRRHYPPQFELSF-CNYIRLTGSA-N Laninamivir Chemical compound OC[C@@H](O)[C@@H](OC)[C@@H]1OC(C(O)=O)=C[C@H](N=C(N)N)[C@H]1NC(C)=O QNRRHYPPQFELSF-CNYIRLTGSA-N 0.000 description 9
- 238000012795 verification Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 description 1
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 description 1
- 239000004866 Hashish Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、複数の通信ネソ）ワークを接続するＭＡＣブ
リッジに関する。
リッジに関する。
近年、ＬＡＮ （ローカルエリアネットワーク）等の通
信ネットワークの広域化に伴い、複数のネットワークを
ＭＡＣブリッジを用いて連結することによって、大規模
な通信ネットワークシステムを構築するようになってき
ている。このＭＡＣブリッジは、各ネットワーク間のデ
ータの中継又は廃棄（フィルタリング）を行うものであ
る。
信ネットワークの広域化に伴い、複数のネットワークを
ＭＡＣブリッジを用いて連結することによって、大規模
な通信ネットワークシステムを構築するようになってき
ている。このＭＡＣブリッジは、各ネットワーク間のデ
ータの中継又は廃棄（フィルタリング）を行うものであ
る。
第３図には、従来のＬＡＮ用ＭＡＣブリッジの構成が示
されている。このＭＡＣブリッジ１０はＬＡＮＩの伝送
路１２とＬＡＮ２の伝送路１４とを接続するものであり
、伝送信号の送受を行う送受信器１６．２２と、受信フ
レームが制御フレームであるかデータフレームであるか
を識別するＭ Ａ Ｃｍ制御部１８．２８と、予めネッ
トワーク内のステーションのアドレスが格納されたフォ
ワーディングテーブル２４．３０と、ＭＡＣ制御部１８
．２８をそれぞれ制御するＣＰＵ２２．２６と、受信フ
レームを一時的に格納する２ボートメモリー２０とから
構成されている。
されている。このＭＡＣブリッジ１０はＬＡＮＩの伝送
路１２とＬＡＮ２の伝送路１４とを接続するものであり
、伝送信号の送受を行う送受信器１６．２２と、受信フ
レームが制御フレームであるかデータフレームであるか
を識別するＭ Ａ Ｃｍ制御部１８．２８と、予めネッ
トワーク内のステーションのアドレスが格納されたフォ
ワーディングテーブル２４．３０と、ＭＡＣ制御部１８
．２８をそれぞれ制御するＣＰＵ２２．２６と、受信フ
レームを一時的に格納する２ボートメモリー２０とから
構成されている。
以上のように構成されたＭＡＣブリッジ１０においては
、伝送路１２上の全ての信号フレームを送受信器１６を
介してＭＡＣ制御部１８に供給し、ＭＡＣ制御部１８の
制御によりデータフレームのみを２ボートメモリー２０
に格納する。
、伝送路１２上の全ての信号フレームを送受信器１６を
介してＭＡＣ制御部１８に供給し、ＭＡＣ制御部１８の
制御によりデータフレームのみを２ボートメモリー２０
に格納する。
次に、ＣＰＵ２２によって２ボートメモリー２０に格納
されたデータフレームの宛先アドレスを取り出し、フォ
ラ−ディングテーブル２４内のアドレスと比較すること
によって、受信フレームの宛先がＬＡＮＩ内のステーシ
ョンかＬＡＮ２内のステーションかを判別する。
されたデータフレームの宛先アドレスを取り出し、フォ
ラ−ディングテーブル２４内のアドレスと比較すること
によって、受信フレームの宛先がＬＡＮＩ内のステーシ
ョンかＬＡＮ２内のステーションかを判別する。
そして、宛先アドレスがＬＡＮＩ内のものの場合には当
該データフレームを２ボートメモリー２０においてフィ
ルタリングし、−４ＬＡＮ２のもの或いは不明の場合に
はＬＡＮ２へ中継する。
該データフレームを２ボートメモリー２０においてフィ
ルタリングし、−４ＬＡＮ２のもの或いは不明の場合に
はＬＡＮ２へ中継する。
以上、ＬＡＮＩ側からの伝送を例にとって説明したが、
ＬＡＮ２からの受信についても同様である。
ＬＡＮ２からの受信についても同様である。
このようにＭＡＣブリッジを用いることにより、複数の
通信ネットワークを接続して大規模なネットワークシス
テムが構築される。
通信ネットワークを接続して大規模なネットワークシス
テムが構築される。
しかしながら、上記のような従来のＭＡＣブリッジにお
いては、受信フレームを２ボートメモリー２０に一旦格
納した後に、宛先アドレスを識別してフィルタリング又
は中継処理を行っているため、高速処理を行うことがで
きず現今の状況に適応することが困難であった。
いては、受信フレームを２ボートメモリー２０に一旦格
納した後に、宛先アドレスを識別してフィルタリング又
は中継処理を行っているため、高速処理を行うことがで
きず現今の状況に適応することが困難であった。
すなわち、近年ＬＡＮにおいては、データ通信速度１０
０Ｍｂ／ｓのもの等データ伝送の高速化が著しいため、
上記のような従来の方式では媒介処理が間に合わないと
いう事態が生じていた。例えば、データ通信速度１００
Ｍｂ／ｓ 、データ長１００ハイドのデータフレームが
間断なく伝送するような場合には、１秒間のフレーム数
は１２５．００となり、８μｓｅｃに１回の割合でデー
タフレームがＭＡＣブリッジに受信されることになる。
０Ｍｂ／ｓのもの等データ伝送の高速化が著しいため、
上記のような従来の方式では媒介処理が間に合わないと
いう事態が生じていた。例えば、データ通信速度１００
Ｍｂ／ｓ 、データ長１００ハイドのデータフレームが
間断なく伝送するような場合には、１秒間のフレーム数
は１２５．００となり、８μｓｅｃに１回の割合でデー
タフレームがＭＡＣブリッジに受信されることになる。
しかし、従来の方式では１回の処理を８μｓｅｃで行う
ことは事実上不可能であり、多くのデータのとりこぼし
を生じることになる。
ことは事実上不可能であり、多くのデータのとりこぼし
を生じることになる。
［発明の目的］
本発明はかかる点に鑑みて成されたものであり、高い処
理能力を有する通信ネットワーク用ＭＡＣブリッジを提
供することを目的とする。
理能力を有する通信ネットワーク用ＭＡＣブリッジを提
供することを目的とする。
本発明は上記目的を達成するために、各ネットワークか
ら伝送されるデータを中継メモリーに格納する前に、宛
先アドレスに基づいて当該データの宛先となるネットワ
ークを識別する識別回路と；この識別回路の出力に基づ
いて、前記データの廃棄又は前記中継メモリーへの伝送
を行う中継制御回路とを備えている。
ら伝送されるデータを中継メモリーに格納する前に、宛
先アドレスに基づいて当該データの宛先となるネットワ
ークを識別する識別回路と；この識別回路の出力に基づ
いて、前記データの廃棄又は前記中継メモリーへの伝送
を行う中継制御回路とを備えている。
本発明は上述したように、伝送データを中継メモリーに
格納する前に、ハードウェアーによって受信データの媒
介（廃棄、中継）処理を行っているため、媒介時に中継
メモリーへのデータの書き込み及び読み出しを行う必要
がなく、データのフィルタリング処理速度が著しく向上
する。その結果、中継メモリーに格納する中継データの
量が減少し、全体的にデータの媒介処理時間が短縮され
る。
格納する前に、ハードウェアーによって受信データの媒
介（廃棄、中継）処理を行っているため、媒介時に中継
メモリーへのデータの書き込み及び読み出しを行う必要
がなく、データのフィルタリング処理速度が著しく向上
する。その結果、中継メモリーに格納する中継データの
量が減少し、全体的にデータの媒介処理時間が短縮され
る。
〔実施例〕
以下、本発明の一実施例を添付図面を参照しつつ詳細に
説明する。
説明する。
第１図には、本発明の一実施例に係るＬＡＮ用ＭＡＣブ
リッジの構成が示されている。ここに示されたＭＡＣブ
リッジ４０は、２つのＬＡＮＩ。
リッジの構成が示されている。ここに示されたＭＡＣブ
リッジ４０は、２つのＬＡＮＩ。
ＬＡＮ２を接続し、両者の伝送路１０．２０から受信さ
れる信号フレームの中継又は廃棄を行うものである。
れる信号フレームの中継又は廃棄を行うものである。
ＭＡＣブリッジ４０は、信号フレームの送受を行う送受
信器４２ａ、４２ｂと、この送受信器４２ａ、４２ｂか
ら供給された受信フレームの中継又は廃棄を行う中継制
御部４４ａ、４４ｂと、ＭＡＣＩ［回路４６ａ、４６ｂ
と、７１／−ム（７）送受制御を行うＣＰＵ４８ａ、４
８ｂと、データフレームを一時的に格納する２ボートメ
モリー５０とから構成されている。
信器４２ａ、４２ｂと、この送受信器４２ａ、４２ｂか
ら供給された受信フレームの中継又は廃棄を行う中継制
御部４４ａ、４４ｂと、ＭＡＣＩ［回路４６ａ、４６ｂ
と、７１／−ム（７）送受制御を行うＣＰＵ４８ａ、４
８ｂと、データフレームを一時的に格納する２ボートメ
モリー５０とから構成されている。
なお、この実施例においてはＬＡＮＩ側についてのみ説
明し、ＬＡＮ２側の構成についてはＬＡＮＩと同一（逆
動作）であるため省略する。
明し、ＬＡＮ２側の構成についてはＬＡＮＩと同一（逆
動作）であるため省略する。
伝送路１０に接続された送受信器４２ａは、当該伝送路
１０から供給された信号フレームを受信し、これを中継
制御部４４ａに送出する。また、ＬＡＮ２から伝送され
たデータフレームをＭＡＣ制御回路４６ａを介して伝送
路１０に送出するようになっている。
１０から供給された信号フレームを受信し、これを中継
制御部４４ａに送出する。また、ＬＡＮ２から伝送され
たデータフレームをＭＡＣ制御回路４６ａを介して伝送
路１０に送出するようになっている。
中継制御部４４ａは送受信器４２ａから供給された信号
フレームを廃棄又はＬＡＮ２側に中継するものであり、
中継時に当該フレームをＭＡＣ制御制御路回路４６ａし
て送出する。なお、この中継制御部４４ａの詳細につい
ては後述する。
フレームを廃棄又はＬＡＮ２側に中継するものであり、
中継時に当該フレームをＭＡＣ制御制御路回路４６ａし
て送出する。なお、この中継制御部４４ａの詳細につい
ては後述する。
ＭＡＣ制御回路４６ａは、中継制御部４４ａから供給さ
れた受信フレームを２ボートメモリー５０に供給する。
れた受信フレームを２ボートメモリー５０に供給する。
また、ＬＡＮ２からの信号フレームを受信しＬＡＮ１側
に伝送する場合に、ＣＰＵ４８ ａの指令に基づいて２
ボートメモリー５０に格納されている信号フレームを読
み出し、当該フレームを送受信器４２ａに対して送出す
るようになっている。
に伝送する場合に、ＣＰＵ４８ ａの指令に基づいて２
ボートメモリー５０に格納されている信号フレームを読
み出し、当該フレームを送受信器４２ａに対して送出す
るようになっている。
２ボートメモリー５０はＭＡＣ制御回路４６ａから供給
される信号フレームを一時的に格納する。
される信号フレームを一時的に格納する。
ＣＰＵ４８ ａは受信フレームのエラーチエツク等を行
うとともに、データ送信指令をＬＡＮ２側のＣＰＵ４８
ｂに発する。なお、ＣＰＵ４８ ｂは上記ＣＰＵ４８
ａからの送信指令に基づき、２ボートメモリー５０に
格納されている信号フレームを読み出すようにＭＡＣ制
御回路４６ｂを制御する。
うとともに、データ送信指令をＬＡＮ２側のＣＰＵ４８
ｂに発する。なお、ＣＰＵ４８ ｂは上記ＣＰＵ４８
ａからの送信指令に基づき、２ボートメモリー５０に
格納されている信号フレームを読み出すようにＭＡＣ制
御回路４６ｂを制御する。
次に、上記中継制御部４４ａの詳細な構成について、第
２図を参照しつつ説明する。この中継制御部４４ａは、
受信フレームの宛先アドレスを取り出す４８ｂｉｔのシ
フトレジスタ５２と、受信フレームを制御フレーム（ト
ークンバスネットワークのトークン等のユーザーデータ
を含まないフレーム）とデータフレームとに識別する識
別回路５４と、アドレス照合時間に応じた時間だけデー
タ伝送を遅延させる遅延回路５６と、受信フレームの通
過を制御する通過制御回路５８と、シフトレジスタ５２
から供給された宛先アドレスをラッチするラッチ回路６
０と、ＬＡＮＩ内の全てのステーションのアドレスが格
納されたフィルタリングテーブル６２と、前記ラッチ回
路６０から供給された宛先アドレスを４８ビツトより１
６ピントに圧縮してフィルタリングテーブル６２内のア
ドレスを読み出す際の指標となるハツシュデータを作成
するハツシュ回路６４と、受信フレームの宛先アドレス
とフィルタリングテーブル６２内のアドレスとを照合す
るアドレス照合回路６６とから構成されている。
２図を参照しつつ説明する。この中継制御部４４ａは、
受信フレームの宛先アドレスを取り出す４８ｂｉｔのシ
フトレジスタ５２と、受信フレームを制御フレーム（ト
ークンバスネットワークのトークン等のユーザーデータ
を含まないフレーム）とデータフレームとに識別する識
別回路５４と、アドレス照合時間に応じた時間だけデー
タ伝送を遅延させる遅延回路５６と、受信フレームの通
過を制御する通過制御回路５８と、シフトレジスタ５２
から供給された宛先アドレスをラッチするラッチ回路６
０と、ＬＡＮＩ内の全てのステーションのアドレスが格
納されたフィルタリングテーブル６２と、前記ラッチ回
路６０から供給された宛先アドレスを４８ビツトより１
６ピントに圧縮してフィルタリングテーブル６２内のア
ドレスを読み出す際の指標となるハツシュデータを作成
するハツシュ回路６４と、受信フレームの宛先アドレス
とフィルタリングテーブル６２内のアドレスとを照合す
るアドレス照合回路６６とから構成されている。
シフトレジスタ５２は前記送受信器４２ａから供給され
る信号フレームから４８ｂｉｔの宛先アドレスを取り出
してラッチ回路６０に供給するとともに、その他の受信
フレームを識別回路５４に供給する。
る信号フレームから４８ｂｉｔの宛先アドレスを取り出
してラッチ回路６０に供給するとともに、その他の受信
フレームを識別回路５４に供給する。
識別回路５４はシフトレジスタ５２から供給された受信
フレームが制御フレームかデータフレームかを識別し、
制御フレームの場合には通過制御回路５８通過状態に制
御し、データフレームの場合にはラッチ回路６０にう、
子信号を発する。
フレームが制御フレームかデータフレームかを識別し、
制御フレームの場合には通過制御回路５８通過状態に制
御し、データフレームの場合にはラッチ回路６０にう、
子信号を発する。
遅延回路５６は識別回路５４を介して供給されたデータ
フレームを所定の時間遅延させて通過制御回路５８に供
給する。
フレームを所定の時間遅延させて通過制御回路５８に供
給する。
通過制御回路５８は識別回路５４の制御により制御フレ
ームを通過させるとともに、アドレス照合回路６６から
の信号に基づいてデータフレームの通過制御（通過、遮
断）を行う。
ームを通過させるとともに、アドレス照合回路６６から
の信号に基づいてデータフレームの通過制御（通過、遮
断）を行う。
ラッチ回路６０は、識別回路５４からの指令によりデー
タフレームの宛先アドレスをラッチし、その後当該アド
レスをハツシュ回路６４及びアドレス照合回路６６に供
給する。
タフレームの宛先アドレスをラッチし、その後当該アド
レスをハツシュ回路６４及びアドレス照合回路６６に供
給する。
ハツシュ回路６４は、前記ラッチ回路６１から供給され
る４８ｂｉｔの宛先アドレスに基づいて、フィルタリン
グテーブル６２内のアドレスの指標となる１６ｂｉｔの
ハツシュデータを作成し、これをフィルタリングテーブ
ル６２に供給する。
る４８ｂｉｔの宛先アドレスに基づいて、フィルタリン
グテーブル６２内のアドレスの指標となる１６ｂｉｔの
ハツシュデータを作成し、これをフィルタリングテーブ
ル６２に供給する。
フィルタリングテーブル６２は、予めＬＡＮＩ内に存在
する全てのステーションのアドレスを格納し、上記ハツ
シュ回路６４からのハツシュデータに基づいて該当する
アドレスを取り出してアドレス照合回路６６に送出する
。
する全てのステーションのアドレスを格納し、上記ハツ
シュ回路６４からのハツシュデータに基づいて該当する
アドレスを取り出してアドレス照合回路６６に送出する
。
アドレス照合回路６６は、ラッチ回路６０から供給され
るデータフレームの宛先アドレスと、フィルタリングテ
ーブル６２から供給されるアドレスとを比較し、これら
のアドレス信号が一致した場合には前記通過制御回路５
８に遮断信号を送出し、一致しない場合には通過信号を
送出するようになっている。
るデータフレームの宛先アドレスと、フィルタリングテ
ーブル６２から供給されるアドレスとを比較し、これら
のアドレス信号が一致した場合には前記通過制御回路５
８に遮断信号を送出し、一致しない場合には通過信号を
送出するようになっている。
次に、以上のように構成された実施例の動作及び作用に
ついて、ＬＡＮＩからＬＡＮ２へのデータ伝送を例にと
って説明する。
ついて、ＬＡＮＩからＬＡＮ２へのデータ伝送を例にと
って説明する。
伝送路１０から送信された信号フレームは、送受信器４
２ａを介して中継制御部４４ａ＆二人力され、シフトレ
ジスタ５２を介して識別回路５４に供給されるとともに
、当該フレームの宛先アドレスが取り出される。
２ａを介して中継制御部４４ａ＆二人力され、シフトレ
ジスタ５２を介して識別回路５４に供給されるとともに
、当該フレームの宛先アドレスが取り出される。
識別回路５４では、供給された受信フレームが制御フレ
ームとデータフレームの何れであるか判別し、制御フレ
ームの場合には当該フレームを通過制御回路５８を通過
させ、データフレームの場合には当該フレームを遅延回
路５６に供給するとともに、ラッチ回路６０に対してラ
ンチ信号を送出する。そして、制御フレームは通過制御
回路５８を通過してＭＡＣ制御回路４６ｂに供給される
。
ームとデータフレームの何れであるか判別し、制御フレ
ームの場合には当該フレームを通過制御回路５８を通過
させ、データフレームの場合には当該フレームを遅延回
路５６に供給するとともに、ラッチ回路６０に対してラ
ンチ信号を送出する。そして、制御フレームは通過制御
回路５８を通過してＭＡＣ制御回路４６ｂに供給される
。
ランチ回路６０においては遅延回路５６に送出されたデ
ータフレームの宛先アドレスをランチし、当該宛先アド
レスをアドレス照合回路６６に供給するとともに、ハツ
シュ回路６４においては１６ｂｉｔのハツシュデータを
作成する。次に、ハツシュ回路６４からのハツシュデー
タに基づき、アドレス照合回路６６に入力された宛先ア
ドレスに対応するアドレスをフィルターリングテーブル
６２からアドレス照合回路６６に送出する。
ータフレームの宛先アドレスをランチし、当該宛先アド
レスをアドレス照合回路６６に供給するとともに、ハツ
シュ回路６４においては１６ｂｉｔのハツシュデータを
作成する。次に、ハツシュ回路６４からのハツシュデー
タに基づき、アドレス照合回路６６に入力された宛先ア
ドレスに対応するアドレスをフィルターリングテーブル
６２からアドレス照合回路６６に送出する。
そして、アドレス照合回路６６において、遅延回路５６
に保持されているデータフレームの宛先アドレスと、フ
ィルターリングテーブル６２から供給されたアドレスと
を照合し、両者が一致した場合には通過制御回路５８を
遮断制御してデータフレームのフィルタリングを行う。
に保持されているデータフレームの宛先アドレスと、フ
ィルターリングテーブル６２から供給されたアドレスと
を照合し、両者が一致した場合には通過制御回路５８を
遮断制御してデータフレームのフィルタリングを行う。
一方、両者が不一致の場合には、通過制御回路５８を通
過制御してデータフレームをＬＡＮ２側に伝送すべく、
当該データフレームをＭＡＣ制御回路４６ａに送出する
。
過制御してデータフレームをＬＡＮ２側に伝送すべく、
当該データフレームをＭＡＣ制御回路４６ａに送出する
。
その後、ＭＡＣ制御回路４６ａにおいてエラーチエツク
等の処理をして、転送されたデータフレームを２ポート
メモリー５０に一旦格納し、ＣＰＵ４８ａと４８ｂとの
通信に基づき、ＬＡＮ２例のＭＡＣ制御回路４６ｂによ
って２ポートメモリー５０に格納されたデータフレーム
を読み出す。そして、このデータフレームを送受受信器
４２ｂ、伝送路２０を介してＬＡＮ２例の該当するステ
ーションに伝送することによってデータの中継動作が完
了する。
等の処理をして、転送されたデータフレームを２ポート
メモリー５０に一旦格納し、ＣＰＵ４８ａと４８ｂとの
通信に基づき、ＬＡＮ２例のＭＡＣ制御回路４６ｂによ
って２ポートメモリー５０に格納されたデータフレーム
を読み出す。そして、このデータフレームを送受受信器
４２ｂ、伝送路２０を介してＬＡＮ２例の該当するステ
ーションに伝送することによってデータの中継動作が完
了する。
なお、上記実施例においては、２つのネットワークＬＡ
ＮＩとＬＡＮ２の接続について説明したが、本発明はこ
れに限定されるものではなく、２以上のネットワークの
接続にも適用できることは言うまでもない。
ＮＩとＬＡＮ２の接続について説明したが、本発明はこ
れに限定されるものではなく、２以上のネットワークの
接続にも適用できることは言うまでもない。
以上説明したように本発明においては、伝送データを受
信メモリーに格納する前に、ハードウェアーによって媒
介（廃棄、中継）処理しているため、処理速度が著しく
向上するという効果がある。
信メモリーに格納する前に、ハードウェアーによって媒
介（廃棄、中継）処理しているため、処理速度が著しく
向上するという効果がある。
第１図は、本発明の実施例に係る通信ネットワーク用Ｍ
ＡＣブリッジの全体構成を示すブロック図である。第２
図は、実施例の要部の構成を示すブロック図である。第
３図は、従来の通信ネットワーク用ＭＡＣブリッジの構
成を示すブロック図である。 符号の説明 １０ 、 ２０−−−−−−−一伝送路４４ ａ 、
４４ ｂ−−−−−−−−−−一中継制御回路４６
ａ 、 ４６ ｂ−−−＝−Ｍ Ａ Ｃ制御部５０−
−−−−一・−・−２ポートメモリー５２−・−・・−
・−シフトレジスタ ５４−・・−−−−一識別回路 ５６−−−−・−・−遅延回路 ５８・−・−一−−−−通過制御回路 ６０・−−−−一−・・・・ラッチ回路６２−・−−−
−−−フィルタリングテーブル６４・−・・−・・・−
ハツシュ回路
ＡＣブリッジの全体構成を示すブロック図である。第２
図は、実施例の要部の構成を示すブロック図である。第
３図は、従来の通信ネットワーク用ＭＡＣブリッジの構
成を示すブロック図である。 符号の説明 １０ 、 ２０−−−−−−−一伝送路４４ ａ 、
４４ ｂ−−−−−−−−−−一中継制御回路４６
ａ 、 ４６ ｂ−−−＝−Ｍ Ａ Ｃ制御部５０−
−−−−一・−・−２ポートメモリー５２−・−・・−
・−シフトレジスタ ５４−・・−−−−一識別回路 ５６−−−−・−・−遅延回路 ５８・−・−一−−−−通過制御回路 ６０・−−−−一−・・・・ラッチ回路６２−・−−−
−−−フィルタリングテーブル６４・−・・−・・・−
ハツシュ回路
Claims (2)
- （１）複数の通信ネットワークを接続し、これら各ネッ
トワークから伝送されるデータを中継メモリーに格納し
た後に、当該データの宛先アドレスに基づいて該当する
他のネットワークに伝送する通信ネットワーク用ＭＡＣ
ブリッジにおいて、前記データを前記中継メモリーに格
納する前に、前記宛先アドレスに基づいて当該データの
宛先となるネットワークを識別するアドレス識別回路と
、この識別回路の出力に基づいて、前記データの廃棄又
は前記中継メモリーへの転送を行う中継制御回路とを備
えたことを特徴とする通信ネットワーク用ＭＡＣブリッ
ジ。 - （２）前記アドレス識別回路が、前記ネットワークの識
別のために前記データを保持するシフトレジスタと、前
記シフトレジスタの前記データを制御信号と識別する識
別回路と、前記データの前記中継メモリーへの転送を遅
延させる遅延回路を含み、これらのシフトレジスタ、識
別回路及び遅延回路がシリアルデータ伝送手段を提供す
る特許請求の範囲第１項記載の通信ネットワーク用ＭＡ
Ｃブリッジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12588690A JPH0421232A (ja) | 1990-05-16 | 1990-05-16 | 通信ネットワーク用ｍａｃブリッジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12588690A JPH0421232A (ja) | 1990-05-16 | 1990-05-16 | 通信ネットワーク用ｍａｃブリッジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421232A true JPH0421232A (ja) | 1992-01-24 |
Family
ID=14921360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12588690A Pending JPH0421232A (ja) | 1990-05-16 | 1990-05-16 | 通信ネットワーク用ｍａｃブリッジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0421232A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396493A (en) * | 1992-08-31 | 1995-03-07 | Kabushiki Kaisha Toshiba | Local area network bridge apparatus with dedicated packet filtering mechanism |
| US5477547A (en) * | 1993-07-29 | 1995-12-19 | Kabushiki Kaisha Toshiba | Inter-LAN connection equipment |
-
1990
- 1990-05-16 JP JP12588690A patent/JPH0421232A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396493A (en) * | 1992-08-31 | 1995-03-07 | Kabushiki Kaisha Toshiba | Local area network bridge apparatus with dedicated packet filtering mechanism |
| US5477547A (en) * | 1993-07-29 | 1995-12-19 | Kabushiki Kaisha Toshiba | Inter-LAN connection equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764634A (en) | Lan switch with zero latency | |
| US5448565A (en) | Multiport LAN bridge | |
| US4627052A (en) | Interconnection of communications networks | |
| JP3827332B2 (ja) | 高度統合イーサネット・ネットワーク要素 | |
| US5691984A (en) | Compact, adaptable brouting switch | |
| US5590285A (en) | Network station with multiple network addresses | |
| US5940597A (en) | Method and apparatus for periodically updating entries in a content addressable memory | |
| KR0137089B1 (ko) | 고속 중계 처리 lan간 접속 장치 | |
| US7079538B2 (en) | High-speed router | |
| US20100296519A1 (en) | Ethernet Physical Layer Repeater | |
| US6310882B1 (en) | High speed switch architecture using separate transmit and receive channels with independent forwarding tables | |
| US7164698B1 (en) | High-speed line interface for networking devices | |
| JPH0421232A (ja) | 通信ネットワーク用ｍａｃブリッジ | |
| JPH07143155A (ja) | Ｌａｎ間接続装置 | |
| KR100363886B1 (ko) | 멀티레이어 패킷 스위치 시스템에 있어서 네트웍 프로세싱모듈의 인터페이스 방법 및 이를 위한 멀티레이어 패킷스위치 시스템 | |
| JP3750636B2 (ja) | データ中継装置および多重通信システム | |
| JP2003258830A (ja) | 回線接続装置及び帯域制限方法 | |
| JPH05191436A (ja) | セル転送方式 | |
| GB2349781A (en) | Packet multicasting in a ring architecture | |
| JPH0832612A (ja) | イーサネットスイッチ | |
| JP2702386B2 (ja) | Ｌａｎブリッジシステムのアドレス学習方式 | |
| JPH05327717A (ja) | セキュリティ方式 | |
| Brown | 100VG-AnyLAN 15-port hub design | |
| CN117420781A (zh) | 一种io总线之间的0切换冗余系统 | |
| JPH05227180A (ja) | ネットワークの中継装置 |