JPH04209562A - 半導体パッケージのモジュール構造 - Google Patents
半導体パッケージのモジュール構造Info
- Publication number
- JPH04209562A JPH04209562A JP2400591A JP40059190A JPH04209562A JP H04209562 A JPH04209562 A JP H04209562A JP 2400591 A JP2400591 A JP 2400591A JP 40059190 A JP40059190 A JP 40059190A JP H04209562 A JPH04209562 A JP H04209562A
- Authority
- JP
- Japan
- Prior art keywords
- package
- holes
- printed wiring
- wiring board
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000001816 cooling Methods 0.000 claims abstract description 34
- 238000010276 construction Methods 0.000 abstract 2
- 239000011295 pitch Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000037431 insertion Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
[00011
【産業上の利用分野]本発明は、各種電子機器の回路構
成に広く使用される半導体パッケージのモジュール構造
に関する。最近、特に各種電子機器は多くの機能を備え
るとともに小型化が進み、それに伴って回路を構成する
プリント板ユニットには各種半導体パッケージ(以下パ
ッケージと略称する)を複数個重ね合わせて一対のプリ
ント配線板で挟持したモジュールが搭載されている。 [0002]Lかるに、パッケージとプリント配線板と
の組み立てが困難であるとともに、高密度実装されるに
したがって発熱量が多くなるという問題が生じているの
で、これらの問題を解決することができる新しい半導体
パッケージのモジュール構造が必要とされている。 [0003] 【従来の技術】従来広く使用されているパッケージのモ
ジュール構造は、図5(a)に示すように電源リード1
−1゜GNDリード1−2および信号リード1−3を両
側面から微小ピッチで平面状に突出させて配列したパッ
ケージ1と、この各リード1−1.1−2.1−3を挿
入して半田付けするスルーホール2−1を前記パッケー
ジ1の厚みと略等しいピッチで配設して最下部の一列を
端子3の接続用とし、電源リード1−1が挿入される側
縁のスルーホール2−1は図示していない内層の電源層
と接続するとともに、他のスルーホール2−1を表面の
配線パターン2−2で導通させた一方のプリント配線板
2と、GNDリード1−2を挿入される側縁のスルーホ
ール2−1を内層のGND層と接続して、他のスルーホ
ール2−1を配線パターン2−2で導通させた他方のプ
リント配線板2′の一対と、導電性の優れた細線を2字
形に成形した複数本の端子3から構成されている。 [0004]これらの部材の組立は、先ずプリント配線
板2.2′の一端縁に形成された(下部となる一列の)
各スルーホール2−1に端子3を挿入・半田付けして、
各端子3をプリント配線板2,2′の下部端面より平行
に突出させる。そして、例えば一方のプリント配線板2
に配設されたそれぞれのスルーホール2−1に、パッケ
ージ1の電源リード1−1および信号リード1−3を挿
入することにより複数個の当該パッケージ1を重ね合わ
せた後に、他方のプリント配線板2′のそれぞれスルー
ホール2−1をパッケージ1の他方側に配列されたGN
Dリード1−2と信号リード1−3に嵌入している。 [0005]次に、図5(b)に示す如く複数個のパッ
ケージ1を挟持した一対のプリント配線板2,2゛のそ
れぞれスルーホール2−1と、そのスルーホール2−1
より突出した各パッケージ1のリード1−1.1−2.
1−3 とを半田付けすることによりパッケージのモジ
ュールが構成されている。 [0006]
成に広く使用される半導体パッケージのモジュール構造
に関する。最近、特に各種電子機器は多くの機能を備え
るとともに小型化が進み、それに伴って回路を構成する
プリント板ユニットには各種半導体パッケージ(以下パ
ッケージと略称する)を複数個重ね合わせて一対のプリ
ント配線板で挟持したモジュールが搭載されている。 [0002]Lかるに、パッケージとプリント配線板と
の組み立てが困難であるとともに、高密度実装されるに
したがって発熱量が多くなるという問題が生じているの
で、これらの問題を解決することができる新しい半導体
パッケージのモジュール構造が必要とされている。 [0003] 【従来の技術】従来広く使用されているパッケージのモ
ジュール構造は、図5(a)に示すように電源リード1
−1゜GNDリード1−2および信号リード1−3を両
側面から微小ピッチで平面状に突出させて配列したパッ
ケージ1と、この各リード1−1.1−2.1−3を挿
入して半田付けするスルーホール2−1を前記パッケー
ジ1の厚みと略等しいピッチで配設して最下部の一列を
端子3の接続用とし、電源リード1−1が挿入される側
縁のスルーホール2−1は図示していない内層の電源層
と接続するとともに、他のスルーホール2−1を表面の
配線パターン2−2で導通させた一方のプリント配線板
2と、GNDリード1−2を挿入される側縁のスルーホ
ール2−1を内層のGND層と接続して、他のスルーホ
ール2−1を配線パターン2−2で導通させた他方のプ
リント配線板2′の一対と、導電性の優れた細線を2字
形に成形した複数本の端子3から構成されている。 [0004]これらの部材の組立は、先ずプリント配線
板2.2′の一端縁に形成された(下部となる一列の)
各スルーホール2−1に端子3を挿入・半田付けして、
各端子3をプリント配線板2,2′の下部端面より平行
に突出させる。そして、例えば一方のプリント配線板2
に配設されたそれぞれのスルーホール2−1に、パッケ
ージ1の電源リード1−1および信号リード1−3を挿
入することにより複数個の当該パッケージ1を重ね合わ
せた後に、他方のプリント配線板2′のそれぞれスルー
ホール2−1をパッケージ1の他方側に配列されたGN
Dリード1−2と信号リード1−3に嵌入している。 [0005]次に、図5(b)に示す如く複数個のパッ
ケージ1を挟持した一対のプリント配線板2,2゛のそ
れぞれスルーホール2−1と、そのスルーホール2−1
より突出した各パッケージ1のリード1−1.1−2.
1−3 とを半田付けすることによりパッケージのモジ
ュールが構成されている。 [0006]
【発明が解決しようとする課題】以上説明した従来のモ
ジュール構造で問題となるのは、パッケージ1の両側面
に配列されたり−ド1−1.1−2.1−3のそれぞれ
と、一対のプリント配線板2,2′に穿設された各列の
多数個のスルーホール2−1を位置合わせを行って挿入
することを順次繰り返すことでモジュールを構成してい
るために、プリント配線板2.2′に対するパッケージ
1の組み立てが困難であるという問題が生じるとともに
、多数個のパッケージ1を高密度に実装することにより
モジュール全体が高発熱となるから冷却に対する問題も
発生している。 [0007]また、一般にパッケージ1には電源リード
1−1とGNDリード1−2が対角の位置に配設されて
いるから、一対のプリント配線板2,2′でパッケージ
1の両サイドを挟持する構造のモジュールでは、一方の
プリント配線板2からパッケージ1の電源リード1−1
に電源を供給し、他方のプリント配線板2″はGNDリ
ード1−2と接続するために、電源とGNDの電位精度
を正確に保つことが困難になるという問題もある。 [0008]本発明は上記のような問題点に鑑み、高密
度実装されたパッケージを冷却可能にするとともに組み
立てが容易なり、かつパッケージをプリント配線板の正
しい位置に実装することができる新しい半導体パッケー
ジのモジュール構造の提供を目的とする。 [0009]
ジュール構造で問題となるのは、パッケージ1の両側面
に配列されたり−ド1−1.1−2.1−3のそれぞれ
と、一対のプリント配線板2,2′に穿設された各列の
多数個のスルーホール2−1を位置合わせを行って挿入
することを順次繰り返すことでモジュールを構成してい
るために、プリント配線板2.2′に対するパッケージ
1の組み立てが困難であるという問題が生じるとともに
、多数個のパッケージ1を高密度に実装することにより
モジュール全体が高発熱となるから冷却に対する問題も
発生している。 [0007]また、一般にパッケージ1には電源リード
1−1とGNDリード1−2が対角の位置に配設されて
いるから、一対のプリント配線板2,2′でパッケージ
1の両サイドを挟持する構造のモジュールでは、一方の
プリント配線板2からパッケージ1の電源リード1−1
に電源を供給し、他方のプリント配線板2″はGNDリ
ード1−2と接続するために、電源とGNDの電位精度
を正確に保つことが困難になるという問題もある。 [0008]本発明は上記のような問題点に鑑み、高密
度実装されたパッケージを冷却可能にするとともに組み
立てが容易なり、かつパッケージをプリント配線板の正
しい位置に実装することができる新しい半導体パッケー
ジのモジュール構造の提供を目的とする。 [0009]
【課題を解決するための手段】本発明は、図1に示すよ
うに対向する側面にリード1−1.1−2.1−3を平
面状に突出させて配列した半導体パッケージ1と、上記
半導体パッケージ1の各該リード1−1.1−2.1−
3を挿入するスルーホール12−1の列を一定ピッチで
複数列配設したプリント配線板12.12’よりなる半
導体パッケージのモジュール構造において、当該スルー
ホール12−1列の中間に複数個の支持孔12−3を配
設して、図2に示すように上記半導体パッケージ1に接
触することにより冷却する冷却板15−1の両側面に、
上記プリント配線板12.12°の該支持孔12−3に
挿入して当該半導体パッケージ1の位置決めを行うピン
15−2を各2本立設した冷却部材15を更に設ける。 [00101
うに対向する側面にリード1−1.1−2.1−3を平
面状に突出させて配列した半導体パッケージ1と、上記
半導体パッケージ1の各該リード1−1.1−2.1−
3を挿入するスルーホール12−1の列を一定ピッチで
複数列配設したプリント配線板12.12’よりなる半
導体パッケージのモジュール構造において、当該スルー
ホール12−1列の中間に複数個の支持孔12−3を配
設して、図2に示すように上記半導体パッケージ1に接
触することにより冷却する冷却板15−1の両側面に、
上記プリント配線板12.12°の該支持孔12−3に
挿入して当該半導体パッケージ1の位置決めを行うピン
15−2を各2本立設した冷却部材15を更に設ける。 [00101
【作用】本発明では、図4(a)に示すように両側面に
それぞれ2本のピン15−2を立設した冷却板15−1
の凹部にパッケージ1を挿入して接着することにより、
冷却板15−1のピン15−2とパッケージ1の各リー
ド1−1.1−2.1−3 との相対的な位置決めが行
われる。 (00111そして、それぞれパッケージ1を接着した
複数の冷却部材15の2本のピン15−2の先端を順次
プリント配線板12.12″ の各支持孔12−3に挿
入し、図4(b)に示す如くプリント配線板12.12
’ の間隔を縮めることでそれぞれパッケージ1の各
リード1−1.1−2.1−3が各スルーホール12−
1に挿入されるからモジュールの組み立てが容易になる
。 [0012]また、積層された各パッケージ1の下部に
は熱伝導の優れた冷却板15−1がそれぞれ接着されて
いるので、各パッケージ1に対しての冷却性能を向上す
ることが可能となる。 [0013]
それぞれ2本のピン15−2を立設した冷却板15−1
の凹部にパッケージ1を挿入して接着することにより、
冷却板15−1のピン15−2とパッケージ1の各リー
ド1−1.1−2.1−3 との相対的な位置決めが行
われる。 (00111そして、それぞれパッケージ1を接着した
複数の冷却部材15の2本のピン15−2の先端を順次
プリント配線板12.12″ の各支持孔12−3に挿
入し、図4(b)に示す如くプリント配線板12.12
’ の間隔を縮めることでそれぞれパッケージ1の各
リード1−1.1−2.1−3が各スルーホール12−
1に挿入されるからモジュールの組み立てが容易になる
。 [0012]また、積層された各パッケージ1の下部に
は熱伝導の優れた冷却板15−1がそれぞれ接着されて
いるので、各パッケージ1に対しての冷却性能を向上す
ることが可能となる。 [0013]
【実施例】以下図1乃至図4について本発明の詳細な説
明する。図1は本発明の一実施例による半導体パッケー
ジのモジュール構造を示す斜視図、図2は本実施例の冷
却部材を示す斜視図、図3は本実施例の組立状態を示す
部分断面図、図4は本発明の詳細な説明する正面図を示
し、図中において、図5と同一部材には同一記号が付し
であるが、その他の12.12’ はパッケージを挟
持して外部とを接続するプリント配線板、15はパッケ
ージを支持して冷却する冷却部材である。 [0014]プリント配線板12.12’は、図1に示
すようにパッケージ1の両側面から突出した各リード1
−1.1−2゜1−3を挿入して接続するスルーホール
12−1列を、前記パッケージ1の厚みより若干大きな
ピッチで複数列配設して最下部の一列を従来と同様に端
子3の接続用とし、後述する冷却部材15の挟持用支持
孔12−3を前記スルーホール12−1列の中間で、各
列の両端に形成されたスルーホール12−1と同一間隔
となるように配設するとともに、上記パッケージ1の信
号リード1−3と対応するスルーホール12−1は表面
の配線パターン12−2と接続した一対のプリント配線
板を形成している。 [0015]さらに、一方のプリント配線板12には、
図3に示すようにパッケージ1の電源リード1−1が挿
入される全スルーホール12−1と、その中間に配設さ
れた例えば奇数列の支持孔12−3を電源層12aと接
続し、偶数列の支持孔12−3はGND層12bと接続
している。また、他方のプリント配線板12“では、G
NDリード1−2が挿入されるスルーホール12−1お
よび偶数列の支持孔12−3はGND層12”bと接続
して奇数列の支持孔12−3は前記プリント配線板12
と同様に電源層12°aと接続している。 [0016]冷却部材15は、図2に示すように前記パ
ッケージ1の外形寸法より若干大きな寸法に成形した導
電性の優れた金属板1例えば銅板に、当該パッケージ1
を挿入して位置決めできる寸法の凹部15−1 aを設
けた冷却板15〜1を形成し、その冷却板15−1の凹
部15−1 aで位置決めされたパッケージの各リード
1−1.1−2.1−3側で対向する両側面に、上記プ
リント配線板12の支持孔12−3に挿入して位置決め
するためのピン15−2を立設して、前記凹部15−1
a底面を除く全表面に半田めっきを施している。 [0017]上記部材を使用した半導体パッケージのモ
ジュール構造は、図1に示すようにプリント配線板12
の一端縁に配列された一列の各スルーホール12−1に
、端子3を従来と同様に挿入して半田付けを行ってそれ
ぞれの端子3がプリント配線板12の端面より平行に突
出させる。また、複数の冷却部材15の図2に示す冷却
板15−1の凹部15−1 a底面にそれぞれシリコン
系の接着剤16を塗布して、その凹部15−18にパッ
ケージ1を挿入することにより冷却部材15と一体にす
る。 [OO18]そして、図4(a)に示すようにこの冷却
部材15と一体にしたパッケージ1の電源リード1−1
をプリント配線板12の方に向け、この支持孔12−3
に冷却板15−1の立設した2本のピン15−2先端部
を順次挿入して、パッケージ1と一体になった複数個の
冷却部材15をプリント配線板12に軽く組み立てた後
に、それぞれ冷却部材15の他方のピン15−2先端部
をプリント配線板12′ の各支持孔12−3に先端部
を挿入する。 [0019]この状態で、図4(b)に示すように冷却
板15−1の対向する両側面に前記プリント配線板12
と12′ が接触するまでその間隔を縮めることにより
、積層したパッケージ1の各リード1−1.1−2.1
−3が挟持するプリント配線板12.12’の各スルー
ホール12−1に挿入される。そして、図3に示すよう
に当該各リード1−1.1−2.1−3 と各スルーホ
ール12−1および冷却部材15のピン15−2と前記
各支持孔12−3を半田4付けしてモジュールを構成し
ている。 [00201その結果、冷却部材15の両側面に立設し
たそれぞれ2本のピン15−2先端部をプリント配線板
12,12′ の各支持孔12−3に挿入して、その間
隔を縮めることによりそれぞれ冷却部材15と一体にな
ったパッケージ1の各リード1−1.1−2.1−3が
各スルーホール12−1に挿入されるからモジュールの
組み立てが容易になるとともに、積層される各パッケー
ジ1にはそれぞれ冷却板15−1が接着されているので
モジュールの冷却性能が向上する。 [0021]また、奇数段の冷却部材15によりプリン
ト配線板12.12’ の@源層12a、 12’a
が接続されるとともに奇数段ではGND層12b、 1
2“bが導通するので電源とGNDの電位精度を正確に
保つこともできる。 [0022]
明する。図1は本発明の一実施例による半導体パッケー
ジのモジュール構造を示す斜視図、図2は本実施例の冷
却部材を示す斜視図、図3は本実施例の組立状態を示す
部分断面図、図4は本発明の詳細な説明する正面図を示
し、図中において、図5と同一部材には同一記号が付し
であるが、その他の12.12’ はパッケージを挟
持して外部とを接続するプリント配線板、15はパッケ
ージを支持して冷却する冷却部材である。 [0014]プリント配線板12.12’は、図1に示
すようにパッケージ1の両側面から突出した各リード1
−1.1−2゜1−3を挿入して接続するスルーホール
12−1列を、前記パッケージ1の厚みより若干大きな
ピッチで複数列配設して最下部の一列を従来と同様に端
子3の接続用とし、後述する冷却部材15の挟持用支持
孔12−3を前記スルーホール12−1列の中間で、各
列の両端に形成されたスルーホール12−1と同一間隔
となるように配設するとともに、上記パッケージ1の信
号リード1−3と対応するスルーホール12−1は表面
の配線パターン12−2と接続した一対のプリント配線
板を形成している。 [0015]さらに、一方のプリント配線板12には、
図3に示すようにパッケージ1の電源リード1−1が挿
入される全スルーホール12−1と、その中間に配設さ
れた例えば奇数列の支持孔12−3を電源層12aと接
続し、偶数列の支持孔12−3はGND層12bと接続
している。また、他方のプリント配線板12“では、G
NDリード1−2が挿入されるスルーホール12−1お
よび偶数列の支持孔12−3はGND層12”bと接続
して奇数列の支持孔12−3は前記プリント配線板12
と同様に電源層12°aと接続している。 [0016]冷却部材15は、図2に示すように前記パ
ッケージ1の外形寸法より若干大きな寸法に成形した導
電性の優れた金属板1例えば銅板に、当該パッケージ1
を挿入して位置決めできる寸法の凹部15−1 aを設
けた冷却板15〜1を形成し、その冷却板15−1の凹
部15−1 aで位置決めされたパッケージの各リード
1−1.1−2.1−3側で対向する両側面に、上記プ
リント配線板12の支持孔12−3に挿入して位置決め
するためのピン15−2を立設して、前記凹部15−1
a底面を除く全表面に半田めっきを施している。 [0017]上記部材を使用した半導体パッケージのモ
ジュール構造は、図1に示すようにプリント配線板12
の一端縁に配列された一列の各スルーホール12−1に
、端子3を従来と同様に挿入して半田付けを行ってそれ
ぞれの端子3がプリント配線板12の端面より平行に突
出させる。また、複数の冷却部材15の図2に示す冷却
板15−1の凹部15−1 a底面にそれぞれシリコン
系の接着剤16を塗布して、その凹部15−18にパッ
ケージ1を挿入することにより冷却部材15と一体にす
る。 [OO18]そして、図4(a)に示すようにこの冷却
部材15と一体にしたパッケージ1の電源リード1−1
をプリント配線板12の方に向け、この支持孔12−3
に冷却板15−1の立設した2本のピン15−2先端部
を順次挿入して、パッケージ1と一体になった複数個の
冷却部材15をプリント配線板12に軽く組み立てた後
に、それぞれ冷却部材15の他方のピン15−2先端部
をプリント配線板12′ の各支持孔12−3に先端部
を挿入する。 [0019]この状態で、図4(b)に示すように冷却
板15−1の対向する両側面に前記プリント配線板12
と12′ が接触するまでその間隔を縮めることにより
、積層したパッケージ1の各リード1−1.1−2.1
−3が挟持するプリント配線板12.12’の各スルー
ホール12−1に挿入される。そして、図3に示すよう
に当該各リード1−1.1−2.1−3 と各スルーホ
ール12−1および冷却部材15のピン15−2と前記
各支持孔12−3を半田4付けしてモジュールを構成し
ている。 [00201その結果、冷却部材15の両側面に立設し
たそれぞれ2本のピン15−2先端部をプリント配線板
12,12′ の各支持孔12−3に挿入して、その間
隔を縮めることによりそれぞれ冷却部材15と一体にな
ったパッケージ1の各リード1−1.1−2.1−3が
各スルーホール12−1に挿入されるからモジュールの
組み立てが容易になるとともに、積層される各パッケー
ジ1にはそれぞれ冷却板15−1が接着されているので
モジュールの冷却性能が向上する。 [0021]また、奇数段の冷却部材15によりプリン
ト配線板12.12’ の@源層12a、 12’a
が接続されるとともに奇数段ではGND層12b、 1
2“bが導通するので電源とGNDの電位精度を正確に
保つこともできる。 [0022]
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な構成で、高密度実装されたパッケー
ジの冷却と組み立てが容易になるとともにパッケージを
プリント配線板の正しい位置に実装することができる等
の利点があり、著しい経済的及び、信頼性向上の効果が
期待できる半導体パッケージのモジュール構造を提供す
ることができる。
よれば極めて簡単な構成で、高密度実装されたパッケー
ジの冷却と組み立てが容易になるとともにパッケージを
プリント配線板の正しい位置に実装することができる等
の利点があり、著しい経済的及び、信頼性向上の効果が
期待できる半導体パッケージのモジュール構造を提供す
ることができる。
【図1】 本発明の一実施例による半導体パッケージの
モジュール構造を示す斜視図である。
モジュール構造を示す斜視図である。
【図2】 本実施例の冷却部材を示す斜視図である。
【図3】 本実施例の組立状態を示す部分断面図である
。
。
【図4】 本発明の作用を示す正面図である。
【図5】 従来の半導体パッケージのモジュール構造を
示す斜視図である。 r労工至杢n)言Φ日日1 1はパッケージ、 1−1 は@
源り一ド、1−2は(、NDリード、
1−3は信号リード、3は端子、
4は半田、12.12’ はプリント酬線
板、 12a、 12’aは電源層、 12b
、 12“b)まGND層、 12−1は
スルーホール、12−2は配線パターン、12−3は支
持孔、15は冷却部材、 15−1は冷却板、15−1 aは凹部、15−2はピ
ン、16は接着剤、
示す斜視図である。 r労工至杢n)言Φ日日1 1はパッケージ、 1−1 は@
源り一ド、1−2は(、NDリード、
1−3は信号リード、3は端子、
4は半田、12.12’ はプリント酬線
板、 12a、 12’aは電源層、 12b
、 12“b)まGND層、 12−1は
スルーホール、12−2は配線パターン、12−3は支
持孔、15は冷却部材、 15−1は冷却板、15−1 aは凹部、15−2はピ
ン、16は接着剤、
【図5】
Claims (1)
- 【請求項1】対向する側面にリード(1−1、1−2、
1−3)を平面状に突出させて配列した半導体パッケー
ジ(1)と、上記半導体パッケージ(1)の各該リード
(1−1、1−2、1−3)を挿入するスルーホール(
12−1)の列を一定ピッチで複数列配設したプリント
配線板(12、12′)よりなる半導体パッケージのモ
ジュール構造において、上記スルーホール(12−1)
列の中間に複数個の支持孔(12−3)を配設して、該
半導体パッケージ(1)に接触することにより冷却する
冷却板(15−1)の両側面に、上記プリント配線板(
12、12′)の該支持孔(12−3)に挿入して当該
半導体パッケージ(1)の位置決めを行うピン(15−
2)をそれぞれ複数本立設した冷却部材(15)を更に
設けたことを特徴とする半導体パッケージのモジュール
構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2400591A JPH04209562A (ja) | 1990-12-06 | 1990-12-06 | 半導体パッケージのモジュール構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2400591A JPH04209562A (ja) | 1990-12-06 | 1990-12-06 | 半導体パッケージのモジュール構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04209562A true JPH04209562A (ja) | 1992-07-30 |
Family
ID=18510487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2400591A Withdrawn JPH04209562A (ja) | 1990-12-06 | 1990-12-06 | 半導体パッケージのモジュール構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04209562A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5514907A (en) * | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
US5754405A (en) * | 1995-11-20 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stacked dual in-line package assembly |
US6190425B1 (en) | 1998-11-03 | 2001-02-20 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6222737B1 (en) | 1999-04-23 | 2001-04-24 | Dense-Pac Microsystems, Inc. | Universal package and method of forming the same |
US6262895B1 (en) | 2000-01-13 | 2001-07-17 | John A. Forthun | Stackable chip package with flex carrier |
US6295220B1 (en) | 1998-11-03 | 2001-09-25 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6404043B1 (en) | 2000-06-21 | 2002-06-11 | Dense-Pac Microsystems, Inc. | Panel stacking of BGA devices to form three-dimensional modules |
US6426549B1 (en) | 1999-05-05 | 2002-07-30 | Harlan R. Isaak | Stackable flex circuit IC package and method of making same |
US6576992B1 (en) | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
US6660561B2 (en) | 2000-06-15 | 2003-12-09 | Dpac Technologies Corp. | Method of assembling a stackable integrated circuit chip |
-
1990
- 1990-12-06 JP JP2400591A patent/JPH04209562A/ja not_active Withdrawn
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5514907A (en) * | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
USRE36916E (en) * | 1995-03-21 | 2000-10-17 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
US5754405A (en) * | 1995-11-20 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stacked dual in-line package assembly |
US6295220B1 (en) | 1998-11-03 | 2001-09-25 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6190425B1 (en) | 1998-11-03 | 2001-02-20 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6222737B1 (en) | 1999-04-23 | 2001-04-24 | Dense-Pac Microsystems, Inc. | Universal package and method of forming the same |
US6426549B1 (en) | 1999-05-05 | 2002-07-30 | Harlan R. Isaak | Stackable flex circuit IC package and method of making same |
US6262895B1 (en) | 2000-01-13 | 2001-07-17 | John A. Forthun | Stackable chip package with flex carrier |
US6473308B2 (en) | 2000-01-13 | 2002-10-29 | John A. Forthun | Stackable chip package with flex carrier |
US6660561B2 (en) | 2000-06-15 | 2003-12-09 | Dpac Technologies Corp. | Method of assembling a stackable integrated circuit chip |
US6404043B1 (en) | 2000-06-21 | 2002-06-11 | Dense-Pac Microsystems, Inc. | Panel stacking of BGA devices to form three-dimensional modules |
US6544815B2 (en) | 2000-06-21 | 2003-04-08 | Harlan R. Isaak | Panel stacking of BGA devices to form three-dimensional modules |
US6566746B2 (en) | 2000-06-21 | 2003-05-20 | Dpac Technologies, Corp. | Panel stacking of BGA devices to form three-dimensional modules |
US6576992B1 (en) | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5279029A (en) | Ultra high density integrated circuit packages method | |
US6478627B2 (en) | Method and apparatus for forming modular sockets using flexible interconnects and resulting structures | |
EP0575806A2 (en) | Package for integrated circuit chips | |
US6670700B1 (en) | Interconnect substrate and semiconductor device electronic instrument | |
JP2002305284A (ja) | 半導体装置積層構造体 | |
JP2002151648A (ja) | 半導体モジュール | |
JPS63239832A (ja) | Icチップ用パッケージおよびその製造方法 | |
JP2008541293A (ja) | メモリモジュールシステム及び方法 | |
US3671812A (en) | High density packaging of electronic components in three-dimensional modules | |
JPH04209562A (ja) | 半導体パッケージのモジュール構造 | |
US6392162B1 (en) | Double-sided flexible jumper assembly and method of manufacture | |
JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
US3733574A (en) | Miniature tandem spring clips | |
JPH10313089A (ja) | 電子部品およびその実装構造 | |
JPH09289052A (ja) | モジュールの実装構造 | |
JP2018190784A (ja) | 基板モジュール | |
JP2728432B2 (ja) | マルチチツプ半導体装置 | |
JPH04280667A (ja) | 高集積半導体装置 | |
JPH0823163A (ja) | 基板の実装方法 | |
JPH0697621A (ja) | 電子部品の実装構造 | |
JPH05327161A (ja) | 電子回路モジュール | |
JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
JPH0697622A (ja) | 電子部品の実装構造とその実装方法 | |
JP2606981B2 (ja) | 三次元実装プリント配線板及びその製造方法 | |
JP2772190B2 (ja) | 接続用ピンの装着方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |