JPH04206528A - Wiring structure in semiconductor device - Google Patents

Wiring structure in semiconductor device

Info

Publication number
JPH04206528A
JPH04206528A JP32939290A JP32939290A JPH04206528A JP H04206528 A JPH04206528 A JP H04206528A JP 32939290 A JP32939290 A JP 32939290A JP 32939290 A JP32939290 A JP 32939290A JP H04206528 A JPH04206528 A JP H04206528A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
slit
aluminum
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32939290A
Other languages
Japanese (ja)
Inventor
Masayuki Hiranuma
平沼 雅幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32939290A priority Critical patent/JPH04206528A/en
Publication of JPH04206528A publication Critical patent/JPH04206528A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To avoid the migration in an Al wiring by a method wherein slit parts are formed at specific intervals in the traversing direction of the wiring comprising Al or Al alloy film and then other metallic regions connecting the wirings are provided. CONSTITUTION:Connecting holes 10 are made in an insulating film 3 on an Si substrate 5 and then a barreir metal (W) thin film 4 is formed on the whole surface so as to avoid the reaction produced in the contact part between Si and Al. Next, an Al thin film 6 is formed on the barrier metal (W) 4. Next, a part of the Al film 6 is formed into a pattern and then the Al excluding the wiring part 1 is removed simultaneously to form slit parts 8 at specific intervals in the traversing direction of the wiring part. Next, a W thin film 7 is deposited on the whole surface of the wiring to fill up the slit parts 8 with W. Finally, the whole W on the parts excluding the slit parts 8 is removed to complete the title wiring structure.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本Q明A12(アルミニウム)またはAeを主成分とす
る合金を配線材料とする半導体装置における配線構造に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present Q relates to a wiring structure in a semiconductor device whose wiring material is A12 (aluminum) or an alloy whose main component is Ae.

〔従来の技術〕[Conventional technology]

半導体装置の回路配線に使われている微細化されたAl
配線において、Alのマイグレーションが問題となって
いる。
Miniaturized Al used in circuit wiring of semiconductor devices
In wiring, migration of Al has become a problem.

Alのマイグレーションは、A7!配線につヨイ電流を
通したときにAβ原子が電流におされて粒界にそって移
動し、/l断線が生じる現象であり、特に微細化された
配線構造におこりやすい。
Al migration is A7! This is a phenomenon in which when a strong current is passed through a wiring, Aβ atoms are moved by the current and move along the grain boundaries, resulting in /l disconnection, which is particularly likely to occur in finer wiring structures.

このAβ配線におけるマイグレーション対策については
、日経マイクロデバイス1986年12月号の第85頁
から第100頁にかけて記載されているように、/l中
に他の不純物、たとえば、Cu  (w4)等を入れる
ことでAI!配線のマイグレーションを押さこむ技術が
知られている。
As a countermeasure against migration in Aβ wiring, as described from pages 85 to 100 of the December 1986 issue of Nikkei Microdevice, other impurities such as Cu (w4) are added to /l. That's AI! Techniques for suppressing wiring migration are known.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記した従来技術では、A6配線の形成に気相化学反応
を利用してAelmを形成するCVD法を採用した場合
に、Az等の薄膜形成と同時に他の金属を不純物として
入れることが実際上困難である点に充分配慮がなされて
おらず、CVD法によるAttll[形成技術をそのま
ま半導体装置製造に通用する場合の妨げになるという問
題かある。
In the conventional technology described above, when a CVD method is adopted to form Aelm using a gas phase chemical reaction to form A6 wiring, it is practically difficult to form a thin film such as Az and simultaneously add other metals as impurities. There is a problem that sufficient consideration has not been given to this point, and this may impede the application of Attll [forming technology by CVD method as is] to the manufacture of semiconductor devices.

本発明は上記した問題を解決するためになされたもので
あり、その目的はAj2配線におけるマイグレーション
を防止できる配線構造を提供することにあり、他の目的
は上記配線構造とすることで他の金属の有無にかかわる
ことなくマイグレーションに起因する不良の発生のない
へ2配線技術を提供することにある。
The present invention has been made to solve the above-mentioned problems, and its purpose is to provide a wiring structure that can prevent migration in the Aj2 wiring, and another purpose is to provide a wiring structure that can prevent migration in the Aj2 wiring. The object of the present invention is to provide a two-way wiring technology that does not cause defects due to migration, regardless of the presence or absence of migration.

本発明のさらに他の目的は、上記構造のAZ配線を形成
する手段として、他の金属を含まないA7!aII1%
iを形成するCVD法の適用にある。
Still another object of the present invention is to use A7! which does not contain any other metal as a means for forming the AZ wiring having the above structure. aII1%
The method consists in applying the CVD method to form i.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために本発明は、基体上にアルミニ
ウムまたはアルミニウムを主とする合金の膜で形成した
配線を有する半導体装置において上記配線にはこれを横
切る方向にある間隔をもって配線を分断するいくつかの
スリットを有するとともに、この分断された配線間を電
気的に接続するアルミニウム以外の金属の領域が設けら
れていることを特徴とするものである。
In order to achieve the above object, the present invention provides a semiconductor device having wiring formed on a substrate with a film of aluminum or an alloy mainly composed of aluminum, in which the wiring is divided into a plurality of wires at a certain interval in a direction transverse to the wiring. The device is characterized in that it has the slit and is provided with a region made of a metal other than aluminum that electrically connects the divided wiring.

本発明は上記半導体装置の配線構造において、アルミニ
ウム以外の金属の領域はスリットを埋めこむように形成
されるものである。
In the wiring structure of the semiconductor device according to the present invention, the region of metal other than aluminum is formed so as to fill the slit.

本発明はまた、上記半導体装置の配線構造において、ア
ルミニウム以外の金属の領域は分断された配線の上面ま
たは上下両面を包みこむとともに分断さiた隣り合う配
線を互いに電気的に接続するように形成されるものであ
る。
The present invention also provides that, in the wiring structure of the semiconductor device, the metal region other than aluminum is formed so as to wrap around the upper surface or both upper and lower surfaces of the divided wiring and to electrically connect adjacent divided wiring to each other. It is something that will be done.

本発明はさらにまた、上記半導体装置の配線構造におい
て、アルミニウム以外の金属の領域は、上記配線下に形
成された連続する電導体膜であるものである。
Further, in the wiring structure of the semiconductor device, the region of metal other than aluminum is a continuous conductive film formed under the wiring.

〔作用〕[Effect]

A#lii:線のA/原子が電流により粒界にそって移
動する場合、その移動方向は主として電流の方向、すな
わち配線の長さ方向である。一方、7111J配線が、
AI!配線に応力を及ぼすパシベーション膜で覆われて
いる場合に、AIl原子が移動しやすい方向は、応力の
比較的小さな方向である配線の長さ方向である。
A#lii: A of the wire When atoms move along grain boundaries due to electric current, the direction of movement is mainly in the direction of the current, that is, in the length direction of the wiring. On the other hand, the 7111J wiring is
AI! When the wiring is covered with a passivation film that exerts stress, the direction in which Al atoms tend to move is the longitudinal direction of the wiring, which is a direction in which stress is relatively small.

本発明では、A6配線を横切る方向にスリットやAI以
外の金属を配置した領域がバリアとなって、AJ環原子
長さ方向の移動を抑制する。すなわち、A/原子が移動
できる範囲を長さ方向においても限定する。さらに、こ
のバリアの間隔を縮め、Al原子が移動できる領域を、
その領域内では移動した原子の部分を/lが弾性変形し
て補える範囲にまで狭めることにより、AN配線内での
マイグレーションが起こりにくくなり、それによって断
線したり、局所的に細くなったりすることを阻止する。
In the present invention, a region in which a slit or a metal other than AI is arranged in a direction across the A6 wiring serves as a barrier to suppress movement of the AJ ring atoms in the length direction. That is, the range in which the A/atom can move is also limited in the length direction. Furthermore, by reducing the distance between this barrier and increasing the area where Al atoms can move,
By narrowing the area where the migrated atoms can be compensated for by elastic deformation of /l, migration within the AN wiring becomes less likely to occur, resulting in disconnection or local thinning. to prevent

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図、第2図により説明す
る。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1・図は本発明によるA7!配線構造の平面図であっ
て第2図(e)に対応するものである。Si基板5上に
形晟された絶縁膜の下地3上にA/配線1があり、この
AI!配線を横切るようにスリット状のW(タングステ
ン)領域2が配置されている。
The first figure is A7 according to the present invention! It is a plan view of the wiring structure and corresponds to FIG. 2(e). The A/wiring 1 is on the base 3 of the insulating film shaped on the Si substrate 5, and this AI! A slit-shaped W (tungsten) region 2 is arranged so as to cross the wiring.

このスリット伏W領域の間隔dは、配線抵抗の増大が許
容できる範囲でできる限り狭くする。
The interval d between the slit W regions is made as narrow as possible within a range that allows for an increase in wiring resistance.

たとえば、Ai配線lの厚さCを0.5μm、配線の幅
すを0.5〜1.0μmとする場合、スリ・ノド間隔a
を5〜IOμm、スリット幅dを0.1〜0.3μmと
する。
For example, when the thickness C of the Ai wiring l is 0.5 μm and the width of the wiring is 0.5 to 1.0 μm, the slot-to-nod spacing a
is 5 to IO μm, and the slit width d is 0.1 to 0.3 μm.

第2図(a)〜(d)は上記の配線構造を形成する工程
フローを示した縦断面図である。
FIGS. 2(a) to 2(d) are longitudinal sectional views showing a process flow for forming the above wiring structure.

(a)Si基板5上の絶縁膜に接続孔10を開口してあ
り、Si とAi!の接触部でおこる反応を防止するた
めのバリアメタル(W)aill*4を表面全面に形成
しである。
(a) A connection hole 10 is opened in the insulating film on the Si substrate 5, and Si and Ai! A barrier metal (W) aill*4 is formed on the entire surface to prevent a reaction occurring at the contact portion.

(b) こ(7)上にCVD法によりANIIv#6を
所要の厚さに形成する。
(b) Form ANIIv#6 on this (7) to a required thickness by CVD.

(c)次に、A 7!Il*6の一部をバターニングし
て配線部分以外のAlを除去すると同時に、配線となる
部分に対し配線を横切る方向に、ある間隔でスリット部
8を形成する。
(c) Next, A 7! A part of Il*6 is patterned to remove Al other than the wiring portion, and at the same time, slit portions 8 are formed at certain intervals in the direction that crosses the wiring in the portion that will become the wiring.

(d)その後、配線の上にA!マイグレーションに対す
るバリアとしてWをCVD法で全面にデポジットし、ス
リット部2を完全にWで埋め込む。
(d) Then A! on the wiring! W is deposited over the entire surface by CVD as a barrier against migration, and the slit portion 2 is completely filled with W.

(e)最後に上面の全面エッチハックを行い、スリット
部以外の部分のwyを除去して、本発明における配線構
造を完成する。
(e) Finally, the entire upper surface is etched and hacked to remove the wy in areas other than the slit portions to complete the wiring structure of the present invention.

上記構造において、スリット状に配置されたW領域2は
、Al原子が配線の長さ方向に移動できる範囲を限定す
る役割をもつ。
In the above structure, the W region 2 arranged in a slit shape has the role of limiting the range in which Al atoms can move in the length direction of the wiring.

本実施例において、Al原子の特に配線方向ににおける
移動を制限して、マイグレーションによるA1配線の断
線や細りなどを防止する。
In this embodiment, the movement of Al atoms, especially in the wiring direction, is restricted to prevent disconnection or thinning of the A1 wiring due to migration.

このような作用効果は、AI2配線中の他の金属の有無
にかかわらず得られるので、CVD法による不純物を含
まないAJ薄膜を配線として使用できる。上記Af薄膜
はステップカバレジが優れているので、段差の大きな下
地基板上でも接続不良や断線の生じることなく信頼性の
高いAl配線構造の形成が可能になる。
Since such effects can be obtained regardless of the presence or absence of other metals in the AI2 wiring, an AJ thin film containing no impurities produced by the CVD method can be used as the wiring. Since the Af thin film described above has excellent step coverage, it is possible to form a highly reliable Al wiring structure without causing connection failures or disconnections even on a base substrate with large steps.

第3図ないし第6図は本発明の他の実施例をそ゛れぞれ
に配線の縦断面図で示すものである。
FIGS. 3 to 6 show other embodiments of the present invention in longitudinal cross-sectional views of wiring, respectively.

第3図は基板(図示されない)の上にCVD法等による
Wm9を形成し、−′その上にCVD法によるAl配線
6を形成する例である。
FIG. 3 shows an example in which Wm9 is formed on a substrate (not shown) by CVD or the like, and Al wiring 6 is formed thereon by CVD.

このAl配線6にはこれを横切る方向に適当間隔でスリ
ット8を設けである。この実施例ではスリット内に特に
A/以外の金属からなる領域を設けな(でもよい。しか
し、スリットがあることにより、配線方向におけるマイ
グレーションは生じることなく、一方、下地のW膜9に
よってA/配線6全体の電気的接続は保たれる。なお、
スリット幅dを極端にせまくすれば、スリット8による
配線内の抵抗は小さいものとなる。
This Al wiring 6 is provided with slits 8 at appropriate intervals in a direction transverse to it. In this embodiment, a region made of a metal other than A/ is not provided in the slit (although it is possible to do so. However, due to the presence of the slit, migration in the wiring direction does not occur, and on the other hand, the underlying W film 9 prevents A/ The electrical connection of the entire wiring 6 is maintained.
If the slit width d is made extremely narrow, the resistance within the wiring caused by the slit 8 will be small.

第4図は第3図に示したAIt配線6の上面にCVD法
によるW膜4を形成したサンドイッチ構造とした例であ
って、第2図の(d)に対応するものである。
FIG. 4 shows an example of a sandwich structure in which a W film 4 is formed by CVD on the upper surface of the AIt wiring 6 shown in FIG. 3, and corresponds to FIG. 2(d).

この実施例におけるマイグレーション防止の作用効果と
Al配線全体の電気的接続の効果は第3図で示した例の
場合と同様である。
The effect of migration prevention and the effect of electrical connection of the entire Al wiring in this embodiment are the same as in the example shown in FIG.

第5図は、第3図に示したAffi配線6の下地にW膜
等を設けることなく、スリットのみ入れてこのスリット
内にAl以外の金属、たとえば、WをCVD法によって
埋め込んでスリット状W領域2とし、上面のWill!
を取り除いた場合の実施例である。
FIG. 5 shows a slit-shaped W film in which only a slit is made without providing a W film or the like on the base of the Affi wiring 6 shown in FIG. Set it to area 2, and select Will! on the top surface.
This is an example in which .

この例ではスリット内に埋め込まれた金属領域2のみが
AN配線6全体を電気的に接続するとともにA1マイグ
レーションを防ぐ作用効果をもつものである。
In this example, only the metal region 2 embedded in the slit electrically connects the entire AN wiring 6 and has the effect of preventing A1 migration.

第6図は第5図の例の配線を形成する工程で上面にW[
i14を残存させた場合の実施例である。
FIG. 6 shows W[
This is an example in which i14 is left.

この場合の作用効果は第3図の例の場合とほとんど変わ
らない。
The effects in this case are almost the same as in the example shown in FIG.

これらの実施例において共通するところは、Al配線に
スリットを設けることによってAJ配線のマイグレーシ
ョンを防止し、スリット内または/およびAN配線の下
面、または/および上面にWIIij!の領域を設ける
ことでA1配線全体の電気的接続を保持するものであり
、CVD法によるW膜の形成工程を考えることによって
形態が変わってくるものである。
What these embodiments have in common is that migration of the AJ wiring is prevented by providing slits in the Al wiring, and WIIij! The electrical connection of the entire A1 wiring is maintained by providing the area, and the form changes depending on the process of forming the W film by the CVD method.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、Aj?配線中にAl以外の金属を存在
させることの有無にかかわることなく、Alマイグレー
ション防止を効果的に防止し、Al配線の信頼性を向上
させうる。
According to the invention, Aj? Regardless of whether or not a metal other than Al is present in the wiring, Al migration can be effectively prevented and the reliability of the Al wiring can be improved.

本発明は特に微細なAl配線使用する半導体装置におい
て有効であり、他の金属を含まないCVD法によるAJ
illlpを利用できるものである。
The present invention is particularly effective in semiconductor devices using fine Al wiring, and AJ using the CVD method that does not contain other metals.
illp can be used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すAJ配線構造の平面図
である。 第2図(a)〜(e)は二本発明によるAI!、配線構
造を作成するための工程を示す断面図であって、特に(
e)図は第1図におけるA−A’縦断3・・・下地絶縁
膜、  4・・・Al−Si反応防止用バリアメタル(
W) 、5・・・Si基板、6・・・CVD法によるA
l11l11!(AIl配線)、7・・・CVD法によ
るW薄膜、 第  1 図 第2図
FIG. 1 is a plan view of an AJ wiring structure showing one embodiment of the present invention. FIGS. 2(a) to (e) show two AI systems according to the present invention! , is a cross-sectional view showing a process for creating a wiring structure, especially (
e) The figure is a vertical cross-section of A-A' in Figure 1. 3... base insulating film, 4... barrier metal for preventing Al-Si reaction (
W), 5...Si substrate, 6...A by CVD method
l11l11! (AIl wiring), 7... W thin film by CVD method, Fig. 1 Fig. 2

Claims (1)

【特許請求の範囲】 1、基体上にアルミニウムまたはアルミニウムを主とす
る合金の膜で形成した配線を有する半導体装置において
、上記配線にはこれを横切る方向にある間隔をもって配
線を分断するいくつかのスリットを有するとともに、こ
の分断された配線間を電気的に接続するアルミニウム以
外の金属の領域が設けられていることを特徴とする半導
体装置における配線構造。 2、請求項1に記載の半導体装置における配線構造にお
いて、アルミニウム以外の金属の領域はスリットを埋め
こむように形成される。 3、請求項1に記載の半導体装置における配線構造にお
いて、アルミニウム以外の金属の領域は分断された配線
の上面または上下両面を包みこむとともに分断された隣
り合う配線を互いに電気的に接続するように形成される
。 4、請求項1に記載の半導体装置における配線構造にお
いて、アルミニウム以外の金属の領域は配線下に形成さ
れたタングステンより成る連続する電導体膜である。
[Scope of Claims] 1. In a semiconductor device having a wiring formed of a film of aluminum or an alloy mainly composed of aluminum on a substrate, the wiring has several parts dividing the wiring at a certain interval in a direction transverse to the wiring. 1. A wiring structure in a semiconductor device, comprising a slit and a region made of a metal other than aluminum that electrically connects the divided wirings. 2. In the wiring structure in the semiconductor device according to claim 1, the region of metal other than aluminum is formed so as to fill the slit. 3. In the wiring structure in a semiconductor device according to claim 1, the metal region other than aluminum wraps the upper surface or both upper and lower surfaces of the divided wiring and electrically connects the adjacent divided wiring to each other. It is formed. 4. In the wiring structure in a semiconductor device according to claim 1, the region of metal other than aluminum is a continuous conductive film made of tungsten formed under the wiring.
JP32939290A 1990-11-30 1990-11-30 Wiring structure in semiconductor device Pending JPH04206528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32939290A JPH04206528A (en) 1990-11-30 1990-11-30 Wiring structure in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32939290A JPH04206528A (en) 1990-11-30 1990-11-30 Wiring structure in semiconductor device

Publications (1)

Publication Number Publication Date
JPH04206528A true JPH04206528A (en) 1992-07-28

Family

ID=18220924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32939290A Pending JPH04206528A (en) 1990-11-30 1990-11-30 Wiring structure in semiconductor device

Country Status (1)

Country Link
JP (1) JPH04206528A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245307A (en) * 1994-02-28 1995-09-19 Internatl Business Mach Corp <Ibm> Interconnection wiring structure and its formation
KR100374229B1 (en) * 1995-09-21 2003-05-12 주식회사 하이닉스반도체 Method for forming metal line of semiconductor device
JP2011119587A (en) * 2009-12-07 2011-06-16 Oki Semiconductor Co Ltd Method for manufacturing semiconductor device, and the semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245307A (en) * 1994-02-28 1995-09-19 Internatl Business Mach Corp <Ibm> Interconnection wiring structure and its formation
KR100374229B1 (en) * 1995-09-21 2003-05-12 주식회사 하이닉스반도체 Method for forming metal line of semiconductor device
JP2011119587A (en) * 2009-12-07 2011-06-16 Oki Semiconductor Co Ltd Method for manufacturing semiconductor device, and the semiconductor device

Similar Documents

Publication Publication Date Title
US6144100A (en) Integrated circuit with bonding layer over active circuitry
EP0096455B1 (en) Multilayer interconnection structure for semiconductor device
JP3109478B2 (en) Semiconductor device
JPH04206528A (en) Wiring structure in semiconductor device
JP2752863B2 (en) Semiconductor device
JPH04167449A (en) Semiconductor device
JP2616063B2 (en) Manufacturing method of bump electrode
JPH0338832A (en) Wiring structure of semiconductor device
JPS6057647A (en) Semiconductor device
JP3249071B2 (en) Method for manufacturing semiconductor device
JPH02183536A (en) Semiconductor device
JPS6115350A (en) Semiconductor device
JPH05299420A (en) Semiconductor device
JPH03246945A (en) Semiconductor device
JPS6244813B2 (en)
JPH04186828A (en) Semiconductor device
JPS62104138A (en) Semiconductor device
JPS62136857A (en) Manufacture of semiconductor device
JPS63257268A (en) Semiconductor integrated circuit
JPS63253644A (en) Semiconductor device
JPH05152299A (en) Wiring structure body
JPH03110849A (en) Semiconductor device
JPS6340344A (en) Semiconductor device
JPH043428A (en) Manufacture of integrated circuit device
JPH0319231A (en) Semiconductor device