JPH04206519A - ドライエッチング方法および装置 - Google Patents
ドライエッチング方法および装置Info
- Publication number
- JPH04206519A JPH04206519A JP32898090A JP32898090A JPH04206519A JP H04206519 A JPH04206519 A JP H04206519A JP 32898090 A JP32898090 A JP 32898090A JP 32898090 A JP32898090 A JP 32898090A JP H04206519 A JPH04206519 A JP H04206519A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- etched
- dummy pattern
- pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000001312 dry etching Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ドライエツチング方法及び装置に係り、特に
プラズマを用いて2段エツチングを行なうのに好適なド
ライエツチング方法及び装置に関するものである。
プラズマを用いて2段エツチングを行なうのに好適なド
ライエツチング方法及び装置に関するものである。
最近の半導ドライエツチングでは下地との選択性の向上
や下地へのダメージ防止のために2段エツチングが盛ん
に行なわれるようになってきた。
や下地へのダメージ防止のために2段エツチングが盛ん
に行なわれるようになってきた。
例えば、マイクロエレクトロニック マニュファクチュ
アリング アンド テスティング、第40頁乃至第42
頁(1984年4月) (Microelec−tr
onic Manufacturing and Te
sting、 PP、4(1〜42゜April 19
84)で示されているように、1段目のエツチングは、
被エツチング膜が僅かに残存しているところで止める必
要があるが、その間のプラズマの発光には変化が無いの
で、エツチング速度より時間管理で2段目に移るように
している。
アリング アンド テスティング、第40頁乃至第42
頁(1984年4月) (Microelec−tr
onic Manufacturing and Te
sting、 PP、4(1〜42゜April 19
84)で示されているように、1段目のエツチングは、
被エツチング膜が僅かに残存しているところで止める必
要があるが、その間のプラズマの発光には変化が無いの
で、エツチング速度より時間管理で2段目に移るように
している。
上記従来技術でのように、時間管理では条件設定等によ
るばらつきに対して対処できないので、被エツチング膜
の残膜に余裕を持たせる必要が有り、被エツチング膜の
残膜が厚くなると共に、2段目のエツチング時に、例え
ば、サイドエツチングが入り易い等の不都合な現象が生
じ、目的の2段エツチングが十分に達成できないという
課題がある。
るばらつきに対して対処できないので、被エツチング膜
の残膜に余裕を持たせる必要が有り、被エツチング膜の
残膜が厚くなると共に、2段目のエツチング時に、例え
ば、サイドエツチングが入り易い等の不都合な現象が生
じ、目的の2段エツチングが十分に達成できないという
課題がある。
本発明の目的は、1段目のエツチング終了時の被エツチ
ング膜の残膜をできるだけ少なくするドライエツチング
方法及び装置を提供することにある。
ング膜の残膜をできるだけ少なくするドライエツチング
方法及び装置を提供することにある。
上記目的を達成するために、試料の周辺部に実際の被エ
ツチング膜より僅かに薄く膜付けしたダミーパターンを
設け、このダミーパターンのエンドポイントよりプラズ
マの発光変化を捕らえて第1ステップの終了を検知する
ようにしたものである。
ツチング膜より僅かに薄く膜付けしたダミーパターンを
設け、このダミーパターンのエンドポイントよりプラズ
マの発光変化を捕らえて第1ステップの終了を検知する
ようにしたものである。
第1ステップの終了をプラズマの発光変化により検知で
きるので、条件設定等のばらつきによりエツチング速度
が僅かに変化しても、十分これに対応して第1ステップ
を終了させることができる。
きるので、条件設定等のばらつきによりエツチング速度
が僅かに変化しても、十分これに対応して第1ステップ
を終了させることができる。
従って、1段目終了時の被エツチング膜の残膜を予めセ
ットしたダミーパターンとの膜厚差に抑制して可能な限
り小さくすることができる。
ットしたダミーパターンとの膜厚差に抑制して可能な限
り小さくすることができる。
以下、本発明の一実施例を第1図〜第4図により説明す
る。
る。
−第1図は、ドライエツチング装置の構成を示すもので
、真空室1内に放電用ガス2を導入し放電用ガス2にマ
グネトロン3で発生したマイクロ波と磁場コイル4で発
生した磁界とを作用させ、プラズマ5を生成し、プラズ
マ5中のラジカル及びイオンを利用して試料6の表面を
エツチングする。
、真空室1内に放電用ガス2を導入し放電用ガス2にマ
グネトロン3で発生したマイクロ波と磁場コイル4で発
生した磁界とを作用させ、プラズマ5を生成し、プラズ
マ5中のラジカル及びイオンを利用して試料6の表面を
エツチングする。
試料台7には、高周波電源8が接続され、試料台7に負
のバイアス電圧が発生する。このため、試料6には、イ
オンエネルギの作用によりエツチング形状が制御可能と
なっている。尚、真空室1内ガス圧力は、真空排気装置
9により排気口10よりガス排気され所定の値に保持さ
れる。受光器11は。
のバイアス電圧が発生する。このため、試料6には、イ
オンエネルギの作用によりエツチング形状が制御可能と
なっている。尚、真空室1内ガス圧力は、真空排気装置
9により排気口10よりガス排気され所定の値に保持さ
れる。受光器11は。
プラズマ5の発光を受光し増幅してコントローラ12に
信号を送る。コントローラ12では、プラズマ5の発光
変化によりエツチングの終点を判定する。
信号を送る。コントローラ12では、プラズマ5の発光
変化によりエツチングの終点を判定する。
第2図に試料6の平面図を示し、第3図に被エツチング
パターンとダミーパターンの一例を断面図で示す。
パターンとダミーパターンの一例を断面図で示す。
試料6の中央部は、例えば、コンタクトホール群による
実パターン領域61であり、周辺部はダミーパターン領
域62となっている。それぞれのパターンは下地材料6
3上に同じ被エツチング膜612及び622が膜厚差δ
で成膜されている。
実パターン領域61であり、周辺部はダミーパターン領
域62となっている。それぞれのパターンは下地材料6
3上に同じ被エツチング膜612及び622が膜厚差δ
で成膜されている。
このような試料6をエツチングすると、プラズマの発光
強度は第4図に示すようになり、ダミーパターンのエツ
チングが終了するのに伴って発光変化が見られ、第1ス
テップのエツチング終了を検知することができる。この
とき、実パターンはまだδだけ残膜が残されており、δ
をできるだけ薄く設定することにより、優れた2段エツ
チングが可能となる。
強度は第4図に示すようになり、ダミーパターンのエツ
チングが終了するのに伴って発光変化が見られ、第1ス
テップのエツチング終了を検知することができる。この
とき、実パターンはまだδだけ残膜が残されており、δ
をできるだけ薄く設定することにより、優れた2段エツ
チングが可能となる。
このような実パターンとダミーパターンを成膜するのに
は、成膜時に試料6の周辺部をシャッタで閉鎖すること
により容易に達成できるし、同一膜厚で成膜した後、ダ
ミーパターン部分のみをライトエッチしても良い。
は、成膜時に試料6の周辺部をシャッタで閉鎖すること
により容易に達成できるし、同一膜厚で成膜した後、ダ
ミーパターン部分のみをライトエッチしても良い。
本発明を達成するには、上記した実施例のようにダミー
パターンと実パターンとに膜厚差δを設ける他にも方法
がある。
パターンと実パターンとに膜厚差δを設ける他にも方法
がある。
例えば1通常のエツチングでは微細パターンと幅広パタ
ーンではエツチング速度が異なり(マイクロ・ローディ
ング効果と呼ばれている)、微細パターンの方がエツチ
ング速度がやや小さい。
ーンではエツチング速度が異なり(マイクロ・ローディ
ング効果と呼ばれている)、微細パターンの方がエツチ
ング速度がやや小さい。
この現象を利用すれば、同一膜厚でもダミーパターンの
寸法を実パターンの寸法より幅広くすることにより、実
パターンより早くエツチングを終了させることができる
。第4図に示した発光強度の時間変化と同様の効果が得
られる。
寸法を実パターンの寸法より幅広くすることにより、実
パターンより早くエツチングを終了させることができる
。第4図に示した発光強度の時間変化と同様の効果が得
られる。
以上説明したように、実パターンやダミーパターンはコ
ンタクトホールのように穴であってもラインであっても
良い。
ンタクトホールのように穴であってもラインであっても
良い。
つまり、コンタクトホールのエツチングでは、被エツチ
ング面積が少ないためプラズマ中の発光強度の変化より
エツチングの終点を検出する際のS/N比が取りづらい
。例えば、 Se+m1conductorInter
national、 August 19ggでは、被
エツチング面積がウェハ面積の2〜3%に対し終点判定
可能であると報告されているが、今後の微細化に伴って
増々被エツチング面積が減少する傾向に有り何等かの対
策が必要である。
ング面積が少ないためプラズマ中の発光強度の変化より
エツチングの終点を検出する際のS/N比が取りづらい
。例えば、 Se+m1conductorInter
national、 August 19ggでは、被
エツチング面積がウェハ面積の2〜3%に対し終点判定
可能であると報告されているが、今後の微細化に伴って
増々被エツチング面積が減少する傾向に有り何等かの対
策が必要である。
そこでこの場合、試料の中央部の実パターン領域、周辺
部のダミーパターン領域そ九ぞれは、例えば、Si基板
上にSiC2膜が同じ厚さで成膜されており、コンタク
トパターン(実パターン)ではホトレジストにより5i
n2膜に小さな穴が開孔されている。一方、ダミーパタ
ーンではコンタクトホール径よりも大きい穴又はライン
が開孔されている。このような試料をエツチングすると
。
部のダミーパターン領域そ九ぞれは、例えば、Si基板
上にSiC2膜が同じ厚さで成膜されており、コンタク
トパターン(実パターン)ではホトレジストにより5i
n2膜に小さな穴が開孔されている。一方、ダミーパタ
ーンではコンタクトホール径よりも大きい穴又はライン
が開孔されている。このような試料をエツチングすると
。
コンタクトパターンとダミーパターンのS i O。
膜は同時にエツチングされ、終点検出のための発光強度
の変化も大きく、S / N比の高い高精度の終点判定
ができる。また、エツチング条件によっては(特に圧力
の高低により)コンタクトパターンとダミーパターンと
におけるSiC2膜の間でエツチング速度に僅かな相違
がある場合がある。
の変化も大きく、S / N比の高い高精度の終点判定
ができる。また、エツチング条件によっては(特に圧力
の高低により)コンタクトパターンとダミーパターンと
におけるSiC2膜の間でエツチング速度に僅かな相違
がある場合がある。
この場合にはそれぞれのエツチング速度を予め測定して
おき、ダミーパターンのジャストエッチを検出した後に
、このエツチング速度の差に基づくエツチング時間差を
オーバーエツチング時間にい、れて管理することにより
、エツチング残りが無く、かつ、下地Siの残膜が大き
く取れる優れたエツチングが実施できる。
おき、ダミーパターンのジャストエッチを検出した後に
、このエツチング速度の差に基づくエツチング時間差を
オーバーエツチング時間にい、れて管理することにより
、エツチング残りが無く、かつ、下地Siの残膜が大き
く取れる優れたエツチングが実施できる。
また、ダミーパターンの位置は、試料の周辺全体でも、
周辺の一部分であっても良い。
周辺の一部分であっても良い。
以上説明したように、本発明によれば1段目の終了時に
被エツチング膜の残膜をできるだけ少なくすることがで
き優れた2段エツチングを実施できる効果がある。
被エツチング膜の残膜をできるだけ少なくすることがで
き優れた2段エツチングを実施できる効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例のドライエツチング装置の
構成図、第2図は、第1図装置でエツチングされる試料
の平面図、第3図は、同じく試料の断面図、第4図は、
エツチング時のプラズマの発光強度の時間変化を示す模
式図である。 5・・・プラズマ、6・・・試料、61・・・実パター
ン、62・・・ダミーパターン、11・・・受光器、1
2・・・コントローラ
構成図、第2図は、第1図装置でエツチングされる試料
の平面図、第3図は、同じく試料の断面図、第4図は、
エツチング時のプラズマの発光強度の時間変化を示す模
式図である。 5・・・プラズマ、6・・・試料、61・・・実パター
ン、62・・・ダミーパターン、11・・・受光器、1
2・・・コントローラ
Claims (1)
- 【特許請求の範囲】 1、試料内のデバイスを作る実パターン以外の部分に被
エッチング材料と同一材料からなるダミーパターンを設
け、該ダミーパターンのエッチングによる発光変化によ
りエッチングの第1ステップの終了を判定するようにす
ることを特徴とするドライエッチング方法。 2、前記ダミーパターンの被エッチング面積を前記実パ
ターンの被エッチング面積と同程度とする第1請求項に
記載のドライエッチング方法。 3、前記ダミーパターンの寸法を前記実パターンの寸法
より大きくし、前記ダミーパターンが僅かに早くエッチ
ングされるようにしてその際の発光変化によりエッチン
グの第1ステップの終了を判定するようにする第1請求
項に記載のドライエッチング方法。 4、2段階の発光変化により第1段階および第2段階の
エッチング終点を判定するようにし、第1段階の終点判
定により第2段階のエッチング条件を設定するようにし
たことを特徴とするドライエッチング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32898090A JPH04206519A (ja) | 1990-11-30 | 1990-11-30 | ドライエッチング方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32898090A JPH04206519A (ja) | 1990-11-30 | 1990-11-30 | ドライエッチング方法および装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04206519A true JPH04206519A (ja) | 1992-07-28 |
Family
ID=18216262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32898090A Pending JPH04206519A (ja) | 1990-11-30 | 1990-11-30 | ドライエッチング方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04206519A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196735A (ja) * | 2005-01-14 | 2006-07-27 | Yamaha Corp | サイドスペーサ形成法 |
-
1990
- 1990-11-30 JP JP32898090A patent/JPH04206519A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196735A (ja) * | 2005-01-14 | 2006-07-27 | Yamaha Corp | サイドスペーサ形成法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4484979A (en) | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer | |
US20020018965A1 (en) | Methods for reducing profile variation in photoresist trimming | |
JPH0519977B2 (ja) | ||
JPS6015148B2 (ja) | 被加工層内の凹みの側壁の傾斜を制御する方法 | |
JP4961205B2 (ja) | 放射線センサ、ウエハ、センサモジュールおよび放射線センサの製造方法 | |
JPH04206519A (ja) | ドライエッチング方法および装置 | |
KR20050065745A (ko) | 반도체 소자의 패턴 형성 방법 | |
TW200304676A (en) | Plasma etching method and apparatus for manufacturing a semiconductor device | |
JPH0485928A (ja) | ドライエッチング方法 | |
JP4273628B2 (ja) | ドライエッチング方法及びこの方法に用いるドライエッチング装置 | |
KR100607761B1 (ko) | 반도체 장치 제조용 식각 챔버의 시즈닝 방법 | |
JP2003068709A (ja) | ドライエッチング方法 | |
JP2001059193A (ja) | X線マスクの製造方法およびその装置 | |
JP3645658B2 (ja) | 半導体装置の製造方法 | |
RU2672033C1 (ru) | Способ формирования областей кремния в объеме кремниевой пластины | |
Constantine et al. | Inductively coupled plasma etch of DUV MoSi photomasks: a designed study of etch chemistries and process results | |
CN115321471A (zh) | 一种干法刻蚀聚酰亚胺牺牲层的方法 | |
JPH0922900A (ja) | プラズマ処理方法 | |
JP2639402B2 (ja) | 酸化物層のテーパーエッチング方法 | |
JPH03110563A (ja) | パターン形成方法 | |
Chu et al. | Room-temperature radio frequency sputtered Ta 2 O 5: A new etch mask for bulk silicon dissolved processes | |
JPH03230523A (ja) | ドライエッチング方法および装置 | |
JPH0220021A (ja) | 半導体装置の制造方法 | |
JPS61232620A (ja) | 半導体基板エツチング方法 | |
KR20050072316A (ko) | 반도체 장치의 게이트 패턴 형성 방법 |