JPH04204195A - 時間測定装置 - Google Patents
時間測定装置Info
- Publication number
- JPH04204195A JPH04204195A JP33438790A JP33438790A JPH04204195A JP H04204195 A JPH04204195 A JP H04204195A JP 33438790 A JP33438790 A JP 33438790A JP 33438790 A JP33438790 A JP 33438790A JP H04204195 A JPH04204195 A JP H04204195A
- Authority
- JP
- Japan
- Prior art keywords
- change
- comparator
- dac2
- trigger
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims abstract description 18
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、時間測定装置に関するものであり、詳しくは
、トリガ機能の改善に関するものである。
、トリガ機能の改善に関するものである。
〈従来の技術〉
測定信号の時間関係（周波数）を測定するのにあたって
、測定信号レベルに対して任意のトリガレベルを設定し
、測定信号が設定されたトリガレベルを通過した時点を
起点にすることが行われている。
、測定信号レベルに対して任意のトリガレベルを設定し
、測定信号が設定されたトリガレベルを通過した時点を
起点にすることが行われている。
ところで、従来のこのようなトリガレベルの設定にあた
っては、サンプルホールド回路を用いて測定信号の正負
のピークレベルを検出し、その中間のレベルをアナログ
的に取り出すことが行われていた。
っては、サンプルホールド回路を用いて測定信号の正負
のピークレベルを検出し、その中間のレベルをアナログ
的に取り出すことが行われていた。
〈発明が解決しようとする課題〉
しかし、このような従来の方法によれば、サンプルホー
ルド回路の周波数特性の影響を受けることになり、周波
数の低い信号やパルス幅の狭い信号では正確なピークを
検出することは難しく、安定した測定結果が得られない
。
ルド回路の周波数特性の影響を受けることになり、周波
数の低い信号やパルス幅の狭い信号では正確なピークを
検出することは難しく、安定した測定結果が得られない
。
本発明は、このような問題点に着目したものであり、そ
の目的は、トリガレベルを自動的に設定でき、安定した
測定結果が得られる時間測定装置を提供することにある
。
の目的は、トリガレベルを自動的に設定でき、安定した
測定結果が得られる時間測定装置を提供することにある
。
く課題を解決するための手段〉
このような間耽点を解決する本発明は、一方の入力端子
に測定信号が入力されるコンパレータと、 出力信号がこのコンパレータの他方の入力端子に加えら
れるＤ／Ａ変換器と、 このコンパレータの出力データを検出してトリガビット
としてバスに出力するフリップフロップが組込まれたゲ
ートアレーと、 このゲートアレーのバスにトリガビットが出力されるま
でＤ／Ａ変換器の出力を変化させるマイクロプロセッサ
、 とで構成されたことを特徴とする。
に測定信号が入力されるコンパレータと、 出力信号がこのコンパレータの他方の入力端子に加えら
れるＤ／Ａ変換器と、 このコンパレータの出力データを検出してトリガビット
としてバスに出力するフリップフロップが組込まれたゲ
ートアレーと、 このゲートアレーのバスにトリガビットが出力されるま
でＤ／Ａ変換器の出力を変化させるマイクロプロセッサ
、 とで構成されたことを特徴とする。
く作用〉
マイクロプロセッサはゲートアレーのバスにトリガビッ
トが出力されるまでＤ／Ａ変換器の出力を正負の充分大
きい値からそれぞれ反対の方向に向かって変化させ、測
定信号の最大値レベルと最小値レベルを検出する。
トが出力されるまでＤ／Ａ変換器の出力を正負の充分大
きい値からそれぞれ反対の方向に向かって変化させ、測
定信号の最大値レベルと最小値レベルを検出する。
そして、これら検出された最大値レベルおよび最小値レ
ベルに基づいて適切な所望のトリガレベルを発生させる
ためのデータをＤ／Ａ変換器に出力する。
ベルに基づいて適切な所望のトリガレベルを発生させる
ためのデータをＤ／Ａ変換器に出力する。
〈実施例〉
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示すプロ・ンク図である０
図において、１はコンパレータであり、−方の入力端子
には測定信号が入力され、他方の入力端子にはＤ／Ａ変
換器２の出力信号が入力されている。３はＥＣＬで構成
されたゲートアレー、４はＢｉＣＭＯ３で構成されたゲ
ートアレーである。ゲートアレー３は主に波形処理を行
うものであり、コンパレータ１の出力信号と基準クロッ
クとの間の端数時間を生成して時間／を圧変検回路５に
出力するとともに、コンパレータ１の出力信号を含むデ
ジタル信号をゲートアレー４に出力する。ゲートアレー
４はデータ処理を行うとともにゲートアレー３の制御も
行うものであり、コンパレータ１の出力データを検出し
てトリガビ・ントとしてバスに出力するフリップフロッ
プ６が組込まれている。７はマイクロプロセッサであり
、Ｄ／Ａ変換器２およびゲートアレー４にバス接続され
ている。なお、マイクロプロセッサ７には、メモリ８．
外部メモリやキーボードなどのｌ１０９゜表示部１０な
どもバス接続されている。
図において、１はコンパレータであり、−方の入力端子
には測定信号が入力され、他方の入力端子にはＤ／Ａ変
換器２の出力信号が入力されている。３はＥＣＬで構成
されたゲートアレー、４はＢｉＣＭＯ３で構成されたゲ
ートアレーである。ゲートアレー３は主に波形処理を行
うものであり、コンパレータ１の出力信号と基準クロッ
クとの間の端数時間を生成して時間／を圧変検回路５に
出力するとともに、コンパレータ１の出力信号を含むデ
ジタル信号をゲートアレー４に出力する。ゲートアレー
４はデータ処理を行うとともにゲートアレー３の制御も
行うものであり、コンパレータ１の出力データを検出し
てトリガビ・ントとしてバスに出力するフリップフロッ
プ６が組込まれている。７はマイクロプロセッサであり
、Ｄ／Ａ変換器２およびゲートアレー４にバス接続され
ている。なお、マイクロプロセッサ７には、メモリ８．
外部メモリやキーボードなどのｌ１０９゜表示部１０な
どもバス接続されている。
このような構成において、マイクロプロセッサ７はプロ
グラムに従って各部を制御する。ゲートアレー３，４は
マイクロプロセッサ７の制御の下に時間測定に関連した
端数パルスの生成やデータ処理などを高速で実行する。
グラムに従って各部を制御する。ゲートアレー３，４は
マイクロプロセッサ７の制御の下に時間測定に関連した
端数パルスの生成やデータ処理などを高速で実行する。
このように構成された装置のトリガレベル設定動作を、
第２図のフローチャートを用いて説明する。マイクロプ
ロセッサ７は、Ｄ／Ａ変換器（ＤＡＣ）２に負側め十分
大きな電圧を設定する（ステップ１）、そして、所定の
待ち時間経過後のバスのトリガビットの変化からコンパ
レータ１の出力信号の変化の有無を検出する（ステップ
２）。
第２図のフローチャートを用いて説明する。マイクロプ
ロセッサ７は、Ｄ／Ａ変換器（ＤＡＣ）２に負側め十分
大きな電圧を設定する（ステップ１）、そして、所定の
待ち時間経過後のバスのトリガビットの変化からコンパ
レータ１の出力信号の変化の有無を検出する（ステップ
２）。
変化が検出できない場合には変化が検出されるまでＤＡ
Ｃ２の設定電圧を１ステツプずつ上げていく（ステップ
３）、そして、コンパレータ１の変化を検出したらその
段階でのＤＡＣ２の設定電圧Ａを記憶する（ステップ４
）、この設！電圧Ａは最小値のトリガレベルになる１次
に、Ｄ／Ａ変換器（ＤＡＣ＞２に正側の十分大きな電圧
を設定する（ステップ５）、そして、所定の待ち時間経
過後のバスのトリガビットの変化からコンパレータ１の
出力信号の変化の有無を検出する（ステップ６）、変化
が検出できない場合には変化が検出されるまでＤＡＣ２
の設定電圧を１ステツプずつ下げていく（ステップ７）
、そして、コンパレータ１の変化を検出したらその段階
でのＤＡＣ２の設定電圧Ｂを記憶する（ステップ８）、
この設定電圧Ｂは最大値のトリガレベルになる。このよ
うにして設定電圧Ａ、Ｂを記憶した後、プログラムに従
って例えば（Ａ＋Ｂ）／２を計算してトリガレベルの最
大値と最小値の中点レベルをＤＡＣ２に設定する（ステ
ップ９）。
Ｃ２の設定電圧を１ステツプずつ上げていく（ステップ
３）、そして、コンパレータ１の変化を検出したらその
段階でのＤＡＣ２の設定電圧Ａを記憶する（ステップ４
）、この設！電圧Ａは最小値のトリガレベルになる１次
に、Ｄ／Ａ変換器（ＤＡＣ＞２に正側の十分大きな電圧
を設定する（ステップ５）、そして、所定の待ち時間経
過後のバスのトリガビットの変化からコンパレータ１の
出力信号の変化の有無を検出する（ステップ６）、変化
が検出できない場合には変化が検出されるまでＤＡＣ２
の設定電圧を１ステツプずつ下げていく（ステップ７）
、そして、コンパレータ１の変化を検出したらその段階
でのＤＡＣ２の設定電圧Ｂを記憶する（ステップ８）、
この設定電圧Ｂは最大値のトリガレベルになる。このよ
うにして設定電圧Ａ、Ｂを記憶した後、プログラムに従
って例えば（Ａ＋Ｂ）／２を計算してトリガレベルの最
大値と最小値の中点レベルをＤＡＣ２に設定する（ステ
ップ９）。
このようなトリガレベルの設定にあたって、測定信号の
周波数が低い場合には、ＤＡＣ２の電圧設定からトリガ
ビット検出までの待ち時間を長くすればよい、また、コ
ンパ レータ１の設定電圧はＤ／Ａ変換器２で与えられるので
、設定パルス幅の狭いパルス信号に対しても有効に機能
する。従って、コンパレータ１としてＥＣＬコンパレー
タを用いることにより、従来のサンプルホールド回路を
用いたものに比べて十分狭いパルス幅のパルス信号に対
しても自動的に所望の適切なトリガレベルを設定できる
。
周波数が低い場合には、ＤＡＣ２の電圧設定からトリガ
ビット検出までの待ち時間を長くすればよい、また、コ
ンパ レータ１の設定電圧はＤ／Ａ変換器２で与えられるので
、設定パルス幅の狭いパルス信号に対しても有効に機能
する。従って、コンパレータ１としてＥＣＬコンパレー
タを用いることにより、従来のサンプルホールド回路を
用いたものに比べて十分狭いパルス幅のパルス信号に対
しても自動的に所望の適切なトリガレベルを設定できる
。
このようにして自動的に所望のトリガレベルに設定され
た状態で、各種の時間測定が実行される。
た状態で、各種の時間測定が実行される。
ここで、トリガレベルはプログラムに従って所望の値に
自動的に設定されるので、安定した測定結果かえられる
。
自動的に設定されるので、安定した測定結果かえられる
。
なお、測定信号に対するトリガレベルの最大値と最小値
の検出は、測定信号のレベル変動の状況に応じて適宜実
行すればよい。
の検出は、測定信号のレベル変動の状況に応じて適宜実
行すればよい。
また、上記実施例ではトリガレベルが最大値と最小値の
中点レベルに自動的に設定される例を説明したが、この
値は中点レベルに限るものではなく、用途に応じて適宜
プログラムを変更してもよい。
中点レベルに自動的に設定される例を説明したが、この
値は中点レベルに限るものではなく、用途に応じて適宜
プログラムを変更してもよい。
〈発明の効果〉
以上説明したように、本発明によれば、トリガレベルを
自動的に設定でき、安定した測定結果が得られる時間測
定装置が実現できる。
自動的に設定でき、安定した測定結果が得られる時間測
定装置が実現できる。
第１図は本発明の一実維例を示すブロック図、第２図は
第１図の装置でのトリガレベル設定動作の流れを示すフ
ローチャートである。 １・・・コンパレータ、２・・・Ｄ／Ａ変換器（ＤＡＣ
）、３・・・ＥＣＬゲートアレー、４・・・Ｂ ｉ Ｃ
ＭＯＳゲートアレー、５・・・電圧／時間変換器、６・
・・フリップフロップ、７・・・マイクロプロセッサ、
８・・・メモリ、９・・・Ｉｌｏ、１０・・・表示部。 へ Ｃ？ ”Ｇ 第Ｚ図
第１図の装置でのトリガレベル設定動作の流れを示すフ
ローチャートである。 １・・・コンパレータ、２・・・Ｄ／Ａ変換器（ＤＡＣ
）、３・・・ＥＣＬゲートアレー、４・・・Ｂ ｉ Ｃ
ＭＯＳゲートアレー、５・・・電圧／時間変換器、６・
・・フリップフロップ、７・・・マイクロプロセッサ、
８・・・メモリ、９・・・Ｉｌｏ、１０・・・表示部。 へ Ｃ？ ”Ｇ 第Ｚ図
Claims (1)
- 【特許請求の範囲】 一方の入力端子に測定信号が入力されるコンパレータと
、 出力信号がこのコンパレータの他方の入力端子に加えら
れるＤ／Ａ変換器と、 このコンパレータの出力データを検出してトリガビット
としてバスに出力するフリップフロップが組込まれたゲ
ートアレーと、 このゲートアレーのバスにトリガビットが出力されるま
でＤ／Ａ変換器の出力を変化させるマイクロプロセッサ
、 とで構成されたことを特徴とする時間測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33438790A JPH04204195A (ja) | 1990-11-30 | 1990-11-30 | 時間測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33438790A JPH04204195A (ja) | 1990-11-30 | 1990-11-30 | 時間測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04204195A true JPH04204195A (ja) | 1992-07-24 |
Family
ID=18276805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33438790A Pending JPH04204195A (ja) | 1990-11-30 | 1990-11-30 | 時間測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04204195A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013130499A (ja) * | 2011-12-22 | 2013-07-04 | Chugoku Electric Power Co Inc:The | 時間測定器閾値電圧調整アダプタ |
-
1990
- 1990-11-30 JP JP33438790A patent/JPH04204195A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013130499A (ja) * | 2011-12-22 | 2013-07-04 | Chugoku Electric Power Co Inc:The | 時間測定器閾値電圧調整アダプタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579236A (en) | Voltage/current measuring unit and method | |
| JPH04204195A (ja) | 時間測定装置 | |
| JPH07221613A (ja) | トリガ回路 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| US6064181A (en) | Method for detecting fully-charged state of rechargeable battery | |
| JP2005061921A (ja) | 信号電圧−時間変換回路及びそれを用いたセンサ装置 | |
| JP3220995B2 (ja) | Ｉｃ回路の入力インピーダンス測定回路 | |
| US5777494A (en) | Signal discrimination circuit for unknown signal amplitude and distortion | |
| JP2815601B2 (ja) | 基準電圧発生回路 | |
| JPH0427040Y2 (ja) | ||
| US6392459B1 (en) | Gate signal generating circuit, semiconductor evaluation apparatus, and semiconductor evaluating method | |
| JPH06351170A (ja) | 充電電流検出回路 | |
| KR0119811Y1 (ko) | 다중모드모니터의 모드판별회로 | |
| JPH0231173A (ja) | 立上り時間計測回路 | |
| JPS63227115A (ja) | パルス変換装置 | |
| JP2002009553A (ja) | 検波回路 | |
| JPS62136923A (ja) | Ａ／ｄ変換器試験装置 | |
| JP2551936B2 (ja) | 出力レベル測定装置 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JP3254897B2 (ja) | Ａ／ｄ変換装置 | |
| JP3292307B2 (ja) | Ｉｃ試験装置 | |
| JPH0681144U (ja) | エラー検出器のオートスレッシュホールド・レベル回路 | |
| JP2531570Y2 (ja) | 誤り検出器 | |
| JPH0317263B2 (ja) | ||
| JPS6153664B2 (ja) |