JPH04200106A - Zero cross changeover circuit - Google Patents

Zero cross changeover circuit

Info

Publication number
JPH04200106A
JPH04200106A JP33624590A JP33624590A JPH04200106A JP H04200106 A JPH04200106 A JP H04200106A JP 33624590 A JP33624590 A JP 33624590A JP 33624590 A JP33624590 A JP 33624590A JP H04200106 A JPH04200106 A JP H04200106A
Authority
JP
Japan
Prior art keywords
register
level
data
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33624590A
Other languages
Japanese (ja)
Inventor
Yasushi Adachi
靖史 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33624590A priority Critical patent/JPH04200106A/en
Publication of JPH04200106A publication Critical patent/JPH04200106A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To prevent production of noise sound when sound volume and sound quality or the like are changed by providing a flip-flop and an exclusive OR to the circuit and obtaining a storage control signal to store logic data given surely by a register even when an input voice signal is inverted. CONSTITUTION:New logic data is stored in a register 1 by a change control instruction at a time t1. An input voice signal is at a positive level simultaneously this time and the new logic data is not stored in a register 2. Since the input voice signal changes from a positive potential into a negative potential at a time t1, an output of a voltage comparator 3 changes from an H level to an L level. However, since a data output of a flip-flop 6 keeps a state at the time t0 when a change control instruction is given, the level is at an H level even at the time t1. Thus, an output of an exclusive OR 7 rises from an L level to an H level, the register 2 stores a new logic data, and a control circuit 5 changes the sound volume and the sound quality or the like according to the content of the new logic data.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は論理データにより音?・音質等を制御される音
声信号処理装置に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention can generate sound using logical data. -Relates to an audio signal processing device that controls sound quality, etc.

[従来の技術] 従来のゼロクロス切換回路のブロック図”を第3図に示
す。図において、(1)、(2)はデータをラッチする
レジスタ、(3)は電圧比較器、(4)は基*f4圧、
(5)は音声信号を与えられた論理データに従って音■
・音質等を変化させる音量・音質等の制御回路である。
[Prior Art] A block diagram of a conventional zero-cross switching circuit is shown in Fig. 3. In the figure, (1) and (2) are registers that latch data, (3) is a voltage comparator, and (4) is a base*f4 pressure,
(5) Sounds the audio signal according to the given logical data■
・This is a control circuit for volume, sound quality, etc. that changes the sound quality, etc.

次に、第4図を参照しながら動作について説明する。第
4図は第3図に示したa−rの信号線の時間の経過に伴
なう波形変化を示す波形図である。
Next, the operation will be explained with reference to FIG. FIG. 4 is a waveform diagram showing the waveform changes of the a-r signal lines shown in FIG. 3 over time.

信号&Iaには音声信号が入力されている。レジスタ(
1)には入力音声信号を音量・音質等の制御回路(以下
制御回路と称す)(5)で音用・音質等を変化させるた
めの音量・音質等制御用論理データ(以下論理データと
称す)が入力されている。ここで合宿・音質等を変化さ
せようと時刻toに信号Bbに変更制御命令を入力した
とすると、直ちにレジスタ(1)に論理データが格納さ
れる。ここでもし、変更制御命令と同時に、即ち時刻L
Oにおいて、音FI4・音質等の変更を行うと変更の瞬
間に音声波形が急黴に変化するため、聴感的に異音とな
ることがある。
An audio signal is input to signal &Ia. register(
1) includes logic data for controlling volume, sound quality, etc. (hereinafter referred to as logic data) for changing the sound quality, etc. of the input audio signal in a control circuit for controlling volume, sound quality, etc. (hereinafter referred to as control circuit) (5) ) is entered. If a change control command is input to the signal Bb at time to to change the training camp, sound quality, etc., logical data is immediately stored in the register (1). Here, if at the same time as the change control command, that is, at time L
In O, when changing the sound FI4, sound quality, etc., the audio waveform suddenly changes at the moment of the change, which may result in an audible abnormal sound.

第5図は時刻り、に音量を小さくした時の高声波形の波
形図である。
FIG. 5 is a waveform diagram of a high-pitched voice waveform when the volume is decreased at the time of the clock.

この異音を防止するため、レジスタ(2)を設け、音声
信号が交流的にゼロレベル、即ち、基準電圧値になった
瞬間を検出し、その時刻に論理データをレジスタ(2)
に格納すると共に、制御回路(5)では論理データに従
って音声イ言号の音量・音質等の変更を行うようにして
いる。
In order to prevent this abnormal noise, a register (2) is provided to detect the moment when the audio signal reaches the AC zero level, that is, the reference voltage value, and at that time, the logical data is sent to the register (2).
At the same time, the control circuit (5) changes the volume, tone quality, etc. of the voice A word according to the logical data.

次に、ゼロレベルの検出方法について述べる。Next, a method for detecting the zero level will be described.

入力音声信号は電圧比較器(3)によって常に基準電圧
4と比較され、図では入力音声信号の瞬時電圧値が基準
電圧(4)より高い時(以下正電位と称する)は電圧比
較器(3)の出力はHレベルを、逆に低い時(以下負電
位と称する)はLレベルを出力するように設定されてお
り、第4UAのd波形のようになる。
The input audio signal is always compared with the reference voltage 4 by the voltage comparator (3), and in the figure, when the instantaneous voltage value of the input audio signal is higher than the reference voltage (4) (hereinafter referred to as positive potential), the voltage comparator (3) ) is set to output an H level, and conversely to output an L level when the potential is low (hereinafter referred to as negative potential), and has a waveform like the d waveform of the fourth UA.

レジスタ(2)は格納制御信号の立上りでデータを格納
するタイプのものであり、格納制御信号として電圧比較
器(3)の出力が供給されているので、電n!比較器(
3)の出力が、Lレベルから1ルベルになる時、つまり
、入力音声信号が021位から正電位になる瞬間に、レ
ジスタ(2)は与えられている論理データを格納する。
The register (2) is of a type that stores data at the rising edge of the storage control signal, and since the output of the voltage comparator (3) is supplied as the storage control signal, the voltage n! Comparator (
When the output of 3) goes from the L level to 1 level, that is, at the moment when the input audio signal goes from the 021st position to the positive potential, the register (2) stores the given logic data.

変更制御命令が与えられてからrt声(73号の昌h;
・音質等が変更されるまでを、第4図を参照しながら時
系列的に追ってみると、時刻LOで変更制御命令によっ
てレジスタ(1)は新しい論理データ(第4図C波形の
斜線部)が格納される。しかしながらこの時、入力音声
信号は正電位であるため、電圧比較器(3)の出力はI
(レベルを保っており、レジスタ(2)には新しい論理
データの格納に必要な立上がりパルスが供給されず、依
然として変更前の論理データが格納されている。制御回
路(5)はレジスタ(2)に格納されている論理データ
に従い、入力音声信号の音量・音質等の制御を行うため
、音ト音質等は変更されない。
After the change control command was given, rt voice (No. 73 Masah;
・If you follow the process until the sound quality etc. is changed in chronological order with reference to Figure 4, at time LO, register (1) is changed to new logical data (shaded part of waveform C in Figure 4) by the change control command. is stored. However, at this time, since the input audio signal is at a positive potential, the output of the voltage comparator (3) is I
(The level is maintained, and the register (2) is not supplied with the rising pulse necessary to store the new logical data, and the logical data before the change is still stored.) The control circuit (5) is connected to the register (2). Since the volume, tone quality, etc. of the input audio signal is controlled according to the logical data stored in the ``G'' tone quality, etc., the tone quality, etc. is not changed.

次に、入力音声信号が正電位から負電位に変わる時刻L
1では、電圧比較器(3)の出力はHレベルからLレベ
ルへと変化するが、立上がりパルスではないので時刻t
o同様、音量・音質等は変更されない。
Next, the time L when the input audio signal changes from positive potential to negative potential
1, the output of the voltage comparator (3) changes from H level to L level, but since it is not a rising pulse, at time t
Similar to o, the volume, sound quality, etc. are not changed.

時刻t2では入力音声信号が負電位から正電位に変化す
るので電圧比較器(3)の出力はLレベルからHレベル
へと変化し、レジスタ(2)に立上がりパルスが供給さ
れ、信号線C上の論理データがレジスタ(2)に格納さ
れると共に、信号線eに新しい論理データが出力され、
制御回路(5)では新しい論理データの内容に従って音
量・音質等の変更を行う。
At time t2, the input audio signal changes from a negative potential to a positive potential, so the output of the voltage comparator (3) changes from L level to H level, a rising pulse is supplied to the register (2), and the signal line C is The logical data of is stored in the register (2), and new logical data is output to the signal line e.
The control circuit (5) changes the volume, sound quality, etc. according to the contents of the new logical data.

[発明が解決しようとする課題] 従来のゼロクロス切換回路は以上のように構成されてい
たので、変更制御命令を与えてから音量・音質等が変更
されるまでには最長で入力2T、 ijj Gj号の1
波長分の時間を要するという問題点があった。
[Problems to be Solved by the Invention] Since the conventional zero-cross switching circuit is configured as described above, it takes a maximum of 2T input from when a change control command is given until the volume, sound quality, etc. is changed. No. 1
There was a problem in that it required time equal to the wavelength.

本発明は上記のような問題点を解消するためになされた
もので、変更制御命令を与えてから音量・音質等が変更
されるまでの時間を入力音声信号の半波長分以内にする
ゼロクロス切換回路を得ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and is a zero-cross switching method that reduces the time from when a change control command is given until the volume, sound quality, etc. is changed within half a wavelength of the input audio signal. The purpose is to obtain a circuit.

[課題を解決するための手段〕 本発明に係るゼロクロス切換回路は、フリップフロップ
と排他的論理和を設け、入力音声信号が負電位から正電
位叉はその逆に変化する場合でも、制御回路に論理デー
タを与えるレジスタが確実に与えられた論理データを格
納できるような格納制御信号を得るようにしたものであ
る。
[Means for Solving the Problems] The zero-cross switching circuit according to the present invention is provided with a flip-flop and an exclusive OR, so that even when the input audio signal changes from a negative potential to a positive potential or vice versa, the control circuit can This is designed to obtain a storage control signal that allows a register that provides logical data to reliably store the given logical data.

[作用コ 本発明におけるゼロクロス切換回路は、変更制御命令に
より変更制御命令が与えられた瞬間のゼロレベルを検出
する電圧比較器出力の論理レベルをフリップフロップで
記憶し、この記憶した論理レベルと電圧比較器出力の論
理レベルの排他的論理和をとることによって、変更制御
命令が与えられた後、電圧比較器出力の論理レベルが最
初に反転する時刻に制御回路に論理データを与えるレジ
スタに対し格納制御信号が与えられる。
[Function] The zero cross switching circuit in the present invention stores the logic level of the output of the voltage comparator that detects the zero level at the moment when the change control command is given by the change control command, and uses the stored logic level and the voltage. By taking the exclusive OR of the logic level of the comparator output, it is stored in a register that provides logic data to the control circuit at the time when the logic level of the voltage comparator output first inverts after a change control command is given. A control signal is provided.

[実施例コ 以下、本発明の一実施例を図について説明する。[Example code] An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例であるゼロクロス切換回路の
ブロック図で、この実施例が第3図に示した従来のもの
と異なっている点は、フリップフロップ(6)と排他的
論理和(7)が設けられており、電圧比較器(3)の出
力はフリップフロップ(6)のデータ入力と排他的論理
和(7)の−りの入力に接続され、排他的論理和(7)
の他の−りの入力はフリップフロップ(6)のデータ出
力に接続され、排他的論理和(7)の出力はレジスタ(
2)の格納制御入力に接続され、フリップフロップ(6
)の格納制御入力には変更制御命令が入力されるように
なっていることである。その他の符号は前記従来のもの
と同一につき、その説明は省略する。
FIG. 1 is a block diagram of a zero-cross switching circuit which is an embodiment of the present invention. This embodiment differs from the conventional one shown in FIG. (7), the output of the voltage comparator (3) is connected to the data input of the flip-flop (6) and the input of the exclusive OR (7), and the output of the voltage comparator (3) is connected to the input of the exclusive OR (7).
The other inputs are connected to the data output of the flip-flop (6), and the output of the exclusive OR (7) is connected to the register (
2) is connected to the storage control input of the flip-flop (6
) is such that a change control command is input to the storage control input. The other symbols are the same as those of the conventional device, and the explanation thereof will be omitted.

また、第2図は第4図と同様、第1図に示したa−fの
信号線の時間の!¥過に伴なう波形変化を示す波形図で
ある。
Also, like FIG. 4, FIG. 2 shows the time of the signal lines a to f shown in FIG. FIG. 3 is a waveform diagram showing waveform changes due to excess yen.

次に、第2図を参照しながら動作について説明する。音
量・8質等を変化させる時に生じる異音を防止するため
、入力0声信弓がj、c *電圧と同電位になった瞬間
、つまり、ゼロレベルの時:こ?゛テ量音質等の変更を
行うことと、ゼロレベルを検出する手段は従来のものと
同様であるので説明を省略する。
Next, the operation will be explained with reference to FIG. In order to prevent abnormal noises that occur when changing the volume, quality, etc., the moment when the input 0 voice signal becomes the same potential as the j, c * voltage, that is, when it is at zero level: This? The means for changing the volume, sound quality, etc. and the means for detecting the zero level are the same as those of the conventional method, so their explanation will be omitted.

変更制御命令が与えられてから音声Dr号の音−・音質
等が変更されるまでを時系列的に追ってみると、時刻L
oで変更制御命令によってレジスタ(11は新しい論理
データ(第2図C波形斜線部)が格納される。同時にこ
の時、入力音11・(3j号は正電位であり、電圧比較
器(3)の出力はHレベルであり、変更制御命令によっ
てフリップフロップ(6)にはHレベルが格納され、フ
リップフロップ(6)のデータ出力にはHレベルが出力
される。このため、排他的論理和(7)の出力はI、レ
ベルとなるが、レジスタ(2)は立上がりパルスによっ
て格納されるため、この時刻には新しい論理データはレ
ジスタ(2)に格納されず、変更前の論理データが格納
されているので音量・音質等の変更は行なわれない。
If we follow the time sequence from when the change control command is given to when the sound quality etc. of the voice Dr.
At o, the register (11) stores new logic data (shaded part of the waveform C in Fig. 2) according to the change control command.At the same time, the input sound 11. The output of is H level, the H level is stored in the flip-flop (6) by the change control command, and the H level is output as the data output of the flip-flop (6). The output of 7) becomes I, level, but since the register (2) is stored by the rising pulse, the new logic data is not stored in the register (2) at this time, but the logic data before the change is stored. Therefore, changes in volume, sound quality, etc. will not be made.

時刻し、では入力音声信号が正電位から負電位に変わる
ので、電圧比較器(3)の出力はl(レベルからI−レ
ベルへと変化する。しかしながら、フリップフロップ(
6)のデータ出力は変更制御命令が与えられた時刻し。
At the time, the input audio signal changes from positive potential to negative potential, so the output of the voltage comparator (3) changes from l(level to I- level.However, the flip-flop (
6) The data output is the time when the change control command was given.

の状態を保持しているので、時刻1.においても1ルベ
ルである。従って、排他的論理和(7)の出力(第2図
C波形斜線)は17レベルからIIレベルへと立上がり
、レジスタ(2)は新しい論理データを格納し、制御回
路(5)は新しい論理データの内容に従って音量・音質
等の変更を行う。
Since the state of 1. It is also 1 lebel. Therefore, the output of the exclusive OR (7) (waveform C in FIG. 2) rises from the 17th level to the II level, the register (2) stores new logical data, and the control circuit (5) stores the new logical data. Change the volume, sound quality, etc. according to the contents.

時刻し。′に示したように、入力音声信号が負電位に時
に変更制御命令が入力されても、一部信号線の極性は異
なるが、同様に時刻し1′に音量・音質等の変更が行わ
れる。
Time. As shown in 1', even if a change control command is input when the input audio signal is at a negative potential, the polarity of some signal lines will be different, but the volume, sound quality, etc. will be changed in the same way at 1'. .

[発明の効果] 以上のように本発明によれば、わずかな論理素子を付加
することによって、変更制御命令を与えてから音量・音
質等が変更される時間を、入力r2声信号の半波良好以
内にすることができ、かつ、従来のものと同等の音量・
ご質簿が変更される際の異音発生防止の効果が得られる
[Effects of the Invention] As described above, according to the present invention, by adding a small number of logic elements, the time for changing the volume, sound quality, etc. after giving a change control command can be adjusted to a half wave of the input r2 voice signal. It can be made within good condition and has the same volume and volume as the conventional one.
The effect of preventing abnormal noise from occurring when the pawn book is changed can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例であるゼロクロス切換回路の
ブロック図、第2Mは第1図の各部信号波形の波形図、
第3図は従来のゼロクロス切換回路のブロック図、第4
図は第3×の各部信号波形の波形間、第5図は変更制御
命令と同時に台船・音質等の変更を行った時の出力f5
..34波形の波形図である。 図において、(1)は第1のレジスタ、(2)は第2の
レジスタ、(3)は電圧比較器、(4)は基準電圧、(
6)はフリップフロップ、(7)は排他的論理和を示す
。 尚、図中、同−符ぢは同一、叉は相当部分を示す。
FIG. 1 is a block diagram of a zero-cross switching circuit that is an embodiment of the present invention, and FIG. 2M is a waveform diagram of signal waveforms at various parts in FIG. 1.
Figure 3 is a block diagram of a conventional zero-cross switching circuit;
The figure shows the waveforms of the various signal waveforms of the 3rd
.. .. 34 is a waveform diagram of 34 waveforms. In the figure, (1) is the first register, (2) is the second register, (3) is the voltage comparator, (4) is the reference voltage, (
6) is a flip-flop, and (7) is an exclusive OR. In addition, in the figures, the same numbers indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 外部からの音量叉は音質等の制御用論理データを外部か
らの変更制御命令により格納する第1のレジスタと、入
力音声信号が基準電圧とほぼ同電圧値になつた時に上記
第1のレジスタに格納されている論理データを格納する
第2のレジスタを備え、上記第2のレジスタに格納され
ている論理データに従つて音量叉は音質等の制御を行う
装置において、入力音声信号と基準電圧の電圧を比較す
る電圧比較器と、第1のレジスタと同様に上記外部から
の変更制御命令によりデータ入力に与えられた論理レベ
ルを格納するフリップフロップと、2つの入力に与えら
れる論理レベルが一致している状態から異なる状態に変
化する瞬間に上記第2のレジスタを格納させる極性の信
号を出力する排他的論理和を備え、上記電圧比較器の出
力は上記フリップフロップのデータ入力と上記排他的論
理和の一方の入力に接続され、上記フリップフロップの
データ出力は上記排他的論理和の他の一方の入力に接続
され、上記排他的論理和の出力は上記第2のレジスタの
格納制御入力に接続されていることを特徴とするゼロク
ロス切換回路。
A first register stores logic data for controlling sound quality, etc. from an external source, and a first register stores logical data for controlling sound quality, etc. when the input audio signal reaches approximately the same voltage value as the reference voltage. In a device that includes a second register for storing stored logic data and controls the volume, sound quality, etc. according to the logic data stored in the second register, the input audio signal and the reference voltage are controlled. A voltage comparator that compares voltages, and a flip-flop that stores the logic level given to the data input by the change control command from the outside like the first register, and a flip-flop that stores the logic level given to the data input by the above-mentioned external change control command, and the logic level given to the two inputs matches. The output of the voltage comparator is connected to the data input of the flip-flop and the exclusive logic to output a signal with a polarity that causes the second register to store at the moment the state changes from one state to a different state. The data output of the flip-flop is connected to the other input of the exclusive OR, and the output of the exclusive OR is connected to the storage control input of the second register. A zero-cross switching circuit characterized by:
JP33624590A 1990-11-29 1990-11-29 Zero cross changeover circuit Pending JPH04200106A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33624590A JPH04200106A (en) 1990-11-29 1990-11-29 Zero cross changeover circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33624590A JPH04200106A (en) 1990-11-29 1990-11-29 Zero cross changeover circuit

Publications (1)

Publication Number Publication Date
JPH04200106A true JPH04200106A (en) 1992-07-21

Family

ID=18297140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33624590A Pending JPH04200106A (en) 1990-11-29 1990-11-29 Zero cross changeover circuit

Country Status (1)

Country Link
JP (1) JPH04200106A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0803978A2 (en) * 1996-04-26 1997-10-29 SANYO ELECTRIC Co., Ltd. Tone control device and sound volume/tone control device for reducing noise at the time of tone modification

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0803978A2 (en) * 1996-04-26 1997-10-29 SANYO ELECTRIC Co., Ltd. Tone control device and sound volume/tone control device for reducing noise at the time of tone modification
EP0803978A3 (en) * 1996-04-26 1999-04-28 SANYO ELECTRIC Co., Ltd. Tone control device and sound volume/tone control device for reducing noise at the time of tone modification
US6108428A (en) * 1996-04-26 2000-08-22 Sanyo Electric Co., Ltd Tone control device and sound volume/tone control device for reducing noise at the time of tone modification

Similar Documents

Publication Publication Date Title
JPH04200106A (en) Zero cross changeover circuit
JPH03194794A (en) Semiconductor storage device
JPH05216558A (en) Timer circuit
JPH08138324A (en) Phase difference detection circuit for epr4 signal
JPH04207610A (en) Zero cross changeover circuit
JPH07220493A (en) Semiconductor device
JPS6144330A (en) Fundamental-frequency taking-out circuit
KR960001422Y1 (en) Buffer for semiconductor element
JPH01280918A (en) Interval timer
JPH0348507A (en) Electronic volume device
JP2001320272A (en) Input circuit
JPH04213922A (en) Decode circuit
JPH0636028A (en) Histogram generating device
JPH06180987A (en) Decoder circuit
JPH0498308A (en) Clock timing controller
JPH06188702A (en) Pulse width modulating device
JPH05241968A (en) Register device
JPH05235706A (en) Flip-flop circuit
JPH02130792A (en) Memory access control circuit
JPH06350417A (en) Waveform generating circuit
JPH0529896A (en) Semiconductor integrated circuit
JPH01201890A (en) Read only memory control circuit
JPH05314777A (en) Memory integrated circuit
JPH0457300A (en) Peak hold circuit
JPH04433B2 (en)