JPH05241968A - Register device - Google Patents

Register device

Info

Publication number
JPH05241968A
JPH05241968A JP4045327A JP4532792A JPH05241968A JP H05241968 A JPH05241968 A JP H05241968A JP 4045327 A JP4045327 A JP 4045327A JP 4532792 A JP4532792 A JP 4532792A JP H05241968 A JPH05241968 A JP H05241968A
Authority
JP
Japan
Prior art keywords
register
data
output
signal line
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4045327A
Other languages
Japanese (ja)
Inventor
Manabu Furukawa
学 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4045327A priority Critical patent/JPH05241968A/en
Publication of JPH05241968A publication Critical patent/JPH05241968A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To discriminate whether or not data written on a register is correct data and to find out the register in which malfunction occurs. CONSTITUTION:Input data and output data in the register 1 can be compared with each other by connecting a comparator 5 to the input signal line 3 and the output signal line 4 of the register 1. When the data is written on the register 1 by a write signal 2, the input data is compared with the output data by a comparison timing signal 6, and a result of equality/inequality is outputted as comparison result output 7 to discriminate the equality of the data written in the register 1. Thereby, it is possible to find out the register in which the malfunction occurs.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、レジスタに書き込まれ
たデーターが、正しいかどうかを判別できるようにした
レジスタ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a register device capable of determining whether or not data written in a register is correct.

【0002】[0002]

【従来の技術】以下、従来のレジスタ装置について図面
を参照しながら説明する。図2は従来のレジスタ装置の
nビットのレジスタを示す構成図である。1はレジスタ
でnビットの幅を持っている。2はレジスタ1へデータ
ーの書き込みを行なうためのライト信号である。3はレ
ジスタ1への入力信号線である。4はレジスタ1からの
出力信号線である。
2. Description of the Related Art A conventional register device will be described below with reference to the drawings. FIG. 2 is a block diagram showing an n-bit register of a conventional register device. 1 is a register having a width of n bits. Reference numeral 2 is a write signal for writing data to the register 1. Reference numeral 3 is an input signal line to the register 1. Reference numeral 4 is an output signal line from the register 1.

【0003】以上のように構成された従来のレジスタ装
置のnビットのレジスタについて以下その動作を説明す
る。
The operation of the n-bit register of the conventional register device configured as described above will be described below.

【0004】図2に示すように、入力信号線3のデータ
ーが確定しているとき、ライト信号2によってデーター
はレジスタ1に保持される。レジスタ1によって保持さ
れているデーターは出力信号線4より出力される。
As shown in FIG. 2, when the data of the input signal line 3 is fixed, the data is held in the register 1 by the write signal 2. The data held by the register 1 is output from the output signal line 4.

【0005】[0005]

【発明が解決しようとする課題】しかしながら上記従来
のレジスタ装置では、レジスタ1が誤動作していても、
それを発見することができず、入力信号線3の入力デー
ターと出力信号線4の出力データーにくい違いが起こ
り、システム全体が異常を起こすという課題を有してい
た。
However, in the above conventional register device, even if the register 1 malfunctions,
It was not possible to find it, and there was a problem in that the difference between the input data of the input signal line 3 and the output data of the output signal line 4 was difficult to occur, causing an abnormality in the entire system.

【0006】本発明は上記課題を解決するもので、レジ
スタ1に書き込まれたデーターが、正しいかどうかを判
別できるようにしたレジスタ装置を提供することを目的
とする。
The present invention solves the above problems, and an object of the present invention is to provide a register device capable of determining whether or not the data written in the register 1 is correct.

【0007】[0007]

【課題を解決するための手段】本発明は、上記課題を解
決するために以下のような構成を有している。すなわち
レジスタと、前記レジスタの入力データーと前記レジス
タの出力データーを比較するデーター比較回路とを備え
ることを特徴とする。
The present invention has the following constitution in order to solve the above problems. That is, it is characterized by including a register and a data comparison circuit for comparing the input data of the register and the output data of the register.

【0008】[0008]

【作用】本発明は、比較回路でレジスタの入力データー
と出力データーを比較することにより、レジスタに書き
込まれたデーターが正しいかどうかを判別することがで
き、また、誤動作を起こしたレジスタを発見することが
できるものである。
According to the present invention, by comparing the input data and the output data of the register with the comparison circuit, it is possible to judge whether the data written in the register is correct or not, and find the register causing the malfunction. Is something that can be done.

【0009】[0009]

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図1は本発明に係るレジスタ装置を
示す構成図である。図1において、1はレジスタであ
る。2はレジスタ1へデーターの書き込みを行なうため
のライト信号である。3はレジスタ1へデーターを入力
するための入力信号線である。4はレジスタ1からのデ
ーターを出力するための出力信号線である。5は比較回
路で一方の入力端子群は入力信号線3に接続され、他方
の入力端子群は出力信号線4に接続される。6は比較回
路5での比較のタイミングを決定する比較タイミング信
号である。7は比較結果出力である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a register device according to the present invention. In FIG. 1, 1 is a register. Reference numeral 2 is a write signal for writing data to the register 1. Reference numeral 3 is an input signal line for inputting data to the register 1. Reference numeral 4 is an output signal line for outputting the data from the register 1. Reference numeral 5 denotes a comparison circuit, one input terminal group is connected to the input signal line 3, and the other input terminal group is connected to the output signal line 4. Reference numeral 6 is a comparison timing signal that determines the timing of comparison in the comparison circuit 5. Reference numeral 7 is a comparison result output.

【0010】以上のように構成されたレジスタ装置につ
いて、以下その動作を説明する。入力信号線3から入力
されたデーターは、ライト信号2によってレジスタ1に
書き込まれる。レジスタ1に保持されているデーター
は、出力信号線4より出力される。この時、比較回路5
は、比較タイミング信号6によって決まるタイミング
で、入力信号線3の入力データーと出力信号線4の出力
データーを比較し、その比較結果を比較結果出力7とし
て出力する。
The operation of the register device configured as described above will be described below. The data input from the input signal line 3 is written in the register 1 by the write signal 2. The data held in the register 1 is output from the output signal line 4. At this time, the comparison circuit 5
Compares the input data of the input signal line 3 with the output data of the output signal line 4 at a timing determined by the comparison timing signal 6, and outputs the comparison result as a comparison result output 7.

【0011】以上のように本発明の実施例によれば、比
較結果出力7によってレジスタ1に書き込まれたデータ
ーが正しいかどうかを判別することができ。また、誤動
作を起こしたレジスタを発見することもできる。
As described above, according to the embodiment of the present invention, it is possible to judge whether the data written in the register 1 is correct by the comparison result output 7. It is also possible to find the register that caused the malfunction.

【0012】[0012]

【発明の効果】以上のように本発明は、レジスタにその
入出力データーを比較する比較回路を設けることによ
り、レジスタに書き込まれたデーターが正しいかどうか
を判別でき、さらに、誤動作を起こしたレジスタを発見
することができる優れたレジスタ装置を実現できるもの
である。
As described above, according to the present invention, by providing the register with the comparison circuit for comparing the input / output data, it is possible to determine whether or not the data written in the register is correct, and further, the register in which the malfunction occurs It is possible to realize an excellent register device capable of discovering.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のレジスタ装置の構成図FIG. 1 is a configuration diagram of a register device according to an embodiment of the present invention.

【図2】従来のレジスタ装置の構成図FIG. 2 is a configuration diagram of a conventional register device.

【符号の説明】[Explanation of symbols]

1 レジスタ 2 ライト信号 3 入力信号線 4 出力信号線 5 比較回路 6 比較タイミング信号 7 比較結果出力 1 register 2 write signal 3 input signal line 4 output signal line 5 comparison circuit 6 comparison timing signal 7 comparison result output

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 レジスタと、前記レジスタの入力データ
ーと前記レジスタの出力データーを比較するデーター比
較回路とを備えたことを特徴とするレジスタ装置。
1. A register device comprising: a register; and a data comparison circuit for comparing input data of the register and output data of the register.
JP4045327A 1992-03-03 1992-03-03 Register device Pending JPH05241968A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4045327A JPH05241968A (en) 1992-03-03 1992-03-03 Register device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4045327A JPH05241968A (en) 1992-03-03 1992-03-03 Register device

Publications (1)

Publication Number Publication Date
JPH05241968A true JPH05241968A (en) 1993-09-21

Family

ID=12716221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4045327A Pending JPH05241968A (en) 1992-03-03 1992-03-03 Register device

Country Status (1)

Country Link
JP (1) JPH05241968A (en)

Similar Documents

Publication Publication Date Title
JPH05241968A (en) Register device
KR100207481B1 (en) Detecting time adjustment equipment to detect data during desire period
US5953349A (en) Data variation detecting system
JPS6243215A (en) Synchronization detecting circuit containing majority deciding function
JP2847741B2 (en) Microcomputer
JPH06103096A (en) Semiconductor device
JPH0637857A (en) Serial data receiving circuit
JPS61145655A (en) Slave error supervisory device
JPH08297596A (en) Sampling trace circuit
JPS606143B2 (en) Input data state change detection circuit
JPH04350745A (en) Storage discriminating circuit
JPH0916334A (en) D/a converting device
JPH0799805B2 (en) Latch circuit with reset function
JPH0520212A (en) Control circuit using dual port ram
JPH02244339A (en) Fault analyzing circuit
JPS63124131A (en) Buffer memory
JPS6095661A (en) Address checking circuit
JPH04107659A (en) Preventing circuit for miswrite of data to memory
JPH04304541A (en) Bus interface circuit
JPH04170653A (en) Cache memory system
JPH11282650A (en) Hazard prevention circuit for fifo memory
JPH0227439A (en) Error detecting circuit
JPH04260910A (en) Clock stopping circuit for central processing unit
JPH03113649A (en) Write data transfer device
JPH05143788A (en) Memory card