JPH04199864A - Burn in substrate wiring check device - Google Patents
Burn in substrate wiring check deviceInfo
- Publication number
- JPH04199864A JPH04199864A JP2336161A JP33616190A JPH04199864A JP H04199864 A JPH04199864 A JP H04199864A JP 2336161 A JP2336161 A JP 2336161A JP 33616190 A JP33616190 A JP 33616190A JP H04199864 A JPH04199864 A JP H04199864A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- package
- socket
- check
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract 6
- 239000000523 sample Substances 0.000 abstract description 17
- 238000005452 bending Methods 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 241001492658 Cyanea koolauensis Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はふたなしSMDパッケージ用ソケット(以下
ICソケットと呼ぶ)を実装したバーンイン基板の配線
チェックに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to checking the wiring of a burn-in board on which a lidless SMD package socket (hereinafter referred to as an IC socket) is mounted.
第4図は従来のふた付ICソケットを実装したバーンイ
ン基板の配線チェック時の断面図、第5図はバーンイン
基板の配線チェックに使用するプローブカードの部分拡
大断面図である。FIG. 4 is a sectional view of a burn-in board on which a conventional lidded IC socket is mounted when checking the wiring, and FIG. 5 is a partially enlarged sectional view of a probe card used for checking the wiring of the burn-in board.
図において、(1)はバーンイン基板、(2a)、(2
b)はバーンイン基板(1)内部のパターン、(3)は
バーンイン基板(1)に実装したふた付ICソケット、
(4a)、(4b)はふた付ICソケット(3)内部の
ピン、(5)はプローブカード、(6)はプローブカー
ド(5)のポゴピン、(7a)、(7b)はテスター(
図示せず)からの信号ライン、(8)はテスターへの信
号ラインである。In the figure, (1) is a burn-in board, (2a), (2
b) is the pattern inside the burn-in board (1), (3) is the IC socket with lid mounted on the burn-in board (1),
(4a) and (4b) are the pins inside the IC socket with lid (3), (5) is the probe card, (6) is the pogo pin of the probe card (5), (7a) and (7b) are the tester (
(8) is a signal line to the tester.
次に動作について説明する。Next, the operation will be explained.
第4図のふた付ICソケット(3)を実装したバーンイ
ン基板+1)の配線チェックを実装する場合、ふた付I
Cソケット(3)にプローブカード(5)を上部より押
しつけて接触させて配線チェックを実施していた。この
場合、配線チェックはテスターからの信号ライン(7a
)(7b)から、プローブカード(5)内部のポゴピン
(6)、ふた付ICソケット(3)、内部のビン(4a
)(4b)、バーンイン基板(1)内部のパターン(2
)、テスターへの信号ライン(8a)(8b)の経路の
導通チェックをすることによってその実装が出来る。When implementing the wiring check of the burn-in board + 1) on which the IC socket with lid (3) is mounted as shown in Figure 4,
The wiring was checked by pressing the probe card (5) from above into contact with the C socket (3). In this case, the wiring check is from the signal line (7a) from the tester.
) (7b), the pogo pin (6) inside the probe card (5), the IC socket with lid (3), and the internal bottle (4a).
) (4b), pattern (2) inside burn-in board (1)
), it can be implemented by checking the continuity of the signal lines (8a) and (8b) to the tester.
従来のふた付ICソケットを実装したバーンイン基板の
配線チェックは以上の様に構成されていたので、ふたな
しICソケットを実装したバーンイン基板では、ICソ
ケットのピン形状か異なるため、ふたなしICソケット
の上部よりポゴピンを押しつけるとピンが曲かったり、
又、ポゴピンとピンが接触しに(く、ピン間のピッチか
狭くなった場合のポゴピンのピッチには限界かある等の
問題点があった。The wiring check for a burn-in board mounted with a conventional IC socket with a lid was configured as described above, so for a burn-in board mounted with an IC socket without a lid, the pin shape of the IC socket is different, so the wiring check of the IC socket without a lid is If you press the pogo pin from the top, the pin may bend.
Further, there are problems in that the pogo pins do not come into contact with each other, and that there is a limit to the pitch of the pogo pins when the pitch between the pins becomes narrow.
この発明は上記の様な問題点を解決するためになされた
もので、ふたなしICソケットを実装したバーンイン基
板の配線チェッつてのピンの曲りを無くすと共に、ポゴ
ピンとピンの接触不良を無くし、ピン間のピッチが狭く
なった場合てもバーンイン基板の配線チェックを可能と
することを目的とする。This invention was made to solve the above-mentioned problems, and it eliminates the bending of the pins when checking the wiring of a burn-in board mounted with a lidless IC socket, and also eliminates poor contact between pogo pins and pins. To make it possible to check the wiring of a burn-in board even when the pitch between the burn-in boards becomes narrow.
この発明に係るバーンイン基板チェック用デバイスは、
ICパッケージ上部にパッドを有し、ICパッケージの
リードと上部パッドかICパッケージ内部にて一対で配
線されている構造とし、このバーンイン基板チェック用
デバイスをふたなしICソケットを実装したバーンイン
基板に実装した状態でプローブカードを上部より押しつ
けて配線チェックを実施するものである。The burn-in board checking device according to the present invention includes:
The IC package has a pad on the top, and the lead of the IC package and the top pad are wired as a pair inside the IC package, and this burn-in board checking device is mounted on a burn-in board with a lidless IC socket mounted. In this state, the probe card is pressed from above to check the wiring.
この発明におけるバーンイン基板チェック用デバイスは
、ふたなしICソケットを実装したバーンイン基板の配
線チェックにおいて、ふたなしICソケットのピンの曲
がりを防止し、プローブのポゴピンの接触不良を改善し
、ふたなしICソケットのビン間ピッチか狭くなった場
合においても配線チェックが可能となる。The burn-in board checking device of the present invention prevents the pins of the lidless IC socket from bending, improves the poor contact of the pogo pin of the probe, and Wiring can be checked even if the pitch between the bins is narrow.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例であるふたなしICソケッ
トを実装したバーンイン基板の配線チェック時の断面図
、第2図は第1図にふた付ICソケットを実装したバー
ンイン基板の配線チェックに使用するバーンイン基板チ
ェック用デバイスの上面図である。Figure 1 is a cross-sectional view of a burn-in board mounted with a lidless IC socket, which is an embodiment of the present invention, during wiring check. FIG. 3 is a top view of the burn-in board checking device used.
図において、(1)はバーンイン基板、(2a)(2b
)はバーンイン基板(1)内部のパターン、(3)はバ
ーンイン基板(1)に実装したふたなしICソケット、
(4a)(4b)はふたなしICソケット(3)内部の
ピン、(5)はプローブカード、(6a)(6b)はプ
ローブカード(5)のポゴピン、(7a)(7b)はテ
スターからの信号ライン、(8aX8b)はテスターへ
の信号ライン、(9)はICパッケージ、(10a)(
10b)はICパッケージ(9)のリード、(lla)
(llb)はICパッケージ(9)上部のパッド、(1
2a)(12b)はICパッケージ(9)内部の金線で
ある。In the figure, (1) is a burn-in board, (2a) (2b
) is the pattern inside the burn-in board (1), (3) is the lidless IC socket mounted on the burn-in board (1),
(4a) (4b) are the pins inside the lidless IC socket (3), (5) is the probe card, (6a) (6b) are the pogo pins of the probe card (5), (7a) and (7b) are the pins from the tester. Signal line, (8aX8b) is the signal line to the tester, (9) is the IC package, (10a) (
10b) is the lead of the IC package (9), (lla)
(llb) is the pad on the top of the IC package (9), (1
2a) (12b) is the gold wire inside the IC package (9).
次に動作について説明する。Next, the operation will be explained.
第1図のふたなしICソケット(3)を実装したバーン
イン基板(1)の配線チェックを実装する場合、ふたな
しICソケットに、バーンイン基板チェック用デバイス
のICパッケージ(9)を実装し、プローブカード(5
)をICパッケージ(9)の上部より押しっけ、プロー
ブカード(5)のポゴピン(6a)(6b)と、ICパ
ッケージ(9)のパッド(lla)(llb)とを接触
させて配線チェックを実施する。この場合、配線チェッ
クはテスターからの信号ライン(7a)(7b)から、
プローブカード(5)内部のポゴピン(6a)(6b)
、ICパッケージ(9)上部のバット(lla)(Il
b)、ICパッケージ内部の金線(+2a)(12b)
、ICパッケージ(9)のリート’ (10a)(10
b)、ふたなしICソケット(3)内部のピン(4a)
(4b)、バーンイン基板内部のパターン(2a)(2
b)、テスターへの信号ライン(8a)(8b)の経路
の導通チェックをすることによってその実施か出来る。When implementing a wiring check on the burn-in board (1) mounted with the lidless IC socket (3) shown in Fig. 1, the IC package (9) of the burn-in board check device is mounted on the lidless IC socket, and the probe card (5
) from the top of the IC package (9) and check the wiring by bringing the pogo pins (6a) (6b) of the probe card (5) into contact with the pads (lla) (llb) of the IC package (9). implement. In this case, check the wiring from the signal lines (7a) (7b) from the tester.
Pogo pins (6a) (6b) inside the probe card (5)
, IC package (9) upper butt (lla) (Il
b), Gold wire (+2a) (12b) inside the IC package
, IC package (9) REIT' (10a) (10
b), IC socket without lid (3) internal pin (4a)
(4b), pattern inside the burn-in board (2a) (2
b) This can be done by checking the continuity of the signal lines (8a) and (8b) to the tester.
尚、上記実施例では第2図のようにバーンイン基板チェ
ック用のデバイスのICパッケージ(9)上部のパッド
(lla)(llb)は−列となっているか、第3図の
様にICパッケージ(9)のパッド(lla)(llb
)は、ICパッケージ(9)の上面のとの位置に配置し
てもよい。In the above embodiment, the pads (lla) (llb) on the top of the IC package (9) of the device for checking the burn-in board are in the - column as shown in FIG. 9) Pad (lla) (llb
) may be placed on the top surface of the IC package (9).
第2図、第3図では、又、ICパッケージ(9)のリー
ド(10a)(10b)は4方向に導出した場合を示し
たか、ICパッケージか9のリード(10a) (10
b)が2方向にある場合ても同様の効果を奏す。In FIGS. 2 and 3, the leads (10a) (10b) of the IC package (9) are shown leading out in four directions.
Similar effects can be obtained even when b) is in two directions.
以上の様にこの発明によれば、バーンイン基板チェック
様デバイスを用いて配線チェックを実施すれば、ふたな
しICソケットのピンの曲がりを防止出来、ポゴピンの
接触不良か削減出来る、又、バーンイン基板チェック用
のデバイスの上部パッドの位置を、変化させることによ
って、ふたなしICソケットのピン間ピッチが狭くなっ
た場合においてもその対応か出来るという効果かある。As described above, according to the present invention, if a wiring check is performed using a burn-in board check device, bending of pins of a lidless IC socket can be prevented, contact failure of pogo pins can be reduced, and burn-in board check can be performed. By changing the position of the upper pad of the device used, it is possible to cope with the narrowing of the pitch between the pins of the IC socket without a lid.
その他、同一ピン数の、異種パッケージにおいても、プ
ローブカードのポゴピンの位置を同一とすれば、共用可
能という効果かある。In addition, even in different types of packages with the same number of pins, if the position of the pogo pins of the probe card is the same, it is possible to share them.
第1図はこの発明の一実施例であるふたなしICソケッ
トを実装したバーンイン基板の配線チェック時の断面図
、第2図、第3図はふたなしICソケットを実装したバ
ーンイン基板の配線チェックに使用するバーンイン基板
チェック用デバイスの上面図、第4図は従来のふたなし
ICソケットを実装したバーンイン基板の配線チェック
時の断面図、第5図はプローブカードのポゴピンの部分
拡大断面図である。
図において、(1)はバーンイン基板、(2a)〜(2
b)ハハターン、(3)はICソケット、(4a)〜(
4b)ハヒン、(5)はプローブカード、(6a)〜(
6b)はポゴピン、(7a) 〜(7b)はテスタがら
の信号ライン、(8a)〜(8b)はテスタへの信号ラ
イン、(9)はICパッケージ、(10a) 〜(10
b)はリード、 (Ila) 〜、(Ilb)はバット
、 (12a) 〜(+2b)は金線を示す。
尚、図中、同一符号は同一、又は相当部分を示す。Fig. 1 is a cross-sectional view of a burn-in board mounted with a lidless IC socket, which is an embodiment of the present invention, when checking the wiring, and Figs. A top view of the burn-in board checking device used, FIG. 4 is a cross-sectional view of a burn-in board mounted with a conventional lidless IC socket during wiring check, and FIG. 5 is a partially enlarged cross-sectional view of a pogo pin of a probe card. In the figure, (1) is a burn-in board, (2a) to (2
b) Haha turn, (3) is IC socket, (4a) ~ (
4b) Hahin, (5) is a probe card, (6a) ~ (
6b) is the pogo pin, (7a) to (7b) are the signal lines of the tester, (8a) to (8b) are the signal lines to the tester, (9) is the IC package, (10a) to (10)
b) indicates a lead, (Ila) to (Ilb) indicate a bat, and (12a) to (+2b) indicate a gold wire. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
リードを上部パッドがICパッケージ内部にて一対で配
線されているICパッケージのデバイスを用いて、ふた
なしICソケットを実装したバーンイン基板の配線チェ
ックを実施することを特徴とするバーンイン基板配線チ
ェック用デバイス。Conducted a wiring check on a burn-in board with a lidless IC socket mounted using an IC package device that has a pad on the top of the IC package, and the leads of the IC package are wired as a pair inside the IC package. A device for checking burn-in board wiring, which is characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2336161A JPH04199864A (en) | 1990-11-29 | 1990-11-29 | Burn in substrate wiring check device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2336161A JPH04199864A (en) | 1990-11-29 | 1990-11-29 | Burn in substrate wiring check device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04199864A true JPH04199864A (en) | 1992-07-21 |
Family
ID=18296309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2336161A Pending JPH04199864A (en) | 1990-11-29 | 1990-11-29 | Burn in substrate wiring check device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04199864A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5393991A (en) * | 1992-10-14 | 1995-02-28 | Mitsubishi Denki Kubushiki Kaisha | Hybrid integrated circuit device having burn-in testing means |
US5523586A (en) * | 1993-09-20 | 1996-06-04 | Kabushiki Kaisha Toshiba | Burn-in socket used in a burn-in test for semiconductor chips |
KR100236302B1 (en) * | 1996-12-20 | 1999-12-15 | 윤종용 | Socket for testing semiconductor chip package |
JP6178969B1 (en) * | 2016-08-19 | 2017-08-16 | 合同会社Pleson | Tray exchange type burn-in test unit |
-
1990
- 1990-11-29 JP JP2336161A patent/JPH04199864A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5393991A (en) * | 1992-10-14 | 1995-02-28 | Mitsubishi Denki Kubushiki Kaisha | Hybrid integrated circuit device having burn-in testing means |
US5523586A (en) * | 1993-09-20 | 1996-06-04 | Kabushiki Kaisha Toshiba | Burn-in socket used in a burn-in test for semiconductor chips |
KR100236302B1 (en) * | 1996-12-20 | 1999-12-15 | 윤종용 | Socket for testing semiconductor chip package |
JP6178969B1 (en) * | 2016-08-19 | 2017-08-16 | 合同会社Pleson | Tray exchange type burn-in test unit |
JP2018028524A (en) * | 2016-08-19 | 2018-02-22 | 合同会社Pleson | Tray-replaceable burn-in test unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01238048A (en) | Package and burn-in method using same | |
JPH04199864A (en) | Burn in substrate wiring check device | |
JPH03231438A (en) | Probe card and probe device using the same | |
WO2006022520A1 (en) | Carrier and also test board for semiconductor device test | |
JPH11185912A (en) | Semiconductor measuring jig | |
JPS62145764A (en) | Semiconductor integrated circuit | |
JPH01124245A (en) | Structure for accommodation of integrated circuit | |
JPH0250450A (en) | Semiconductor characteristics measurement | |
JPS5912615Y2 (en) | probe card | |
JPH03228390A (en) | Hybrid integrated circuit device | |
JPH04109645A (en) | Semiconductor probing testing device | |
JPH0661297A (en) | Semiconductor device | |
JPH0192669A (en) | Carrier for ic measurement | |
KR100199288B1 (en) | Pcb for testing semiconductor chip package | |
JPH0547866A (en) | Probe card for ic chip test | |
JPS63181339A (en) | Inspection of integrated circuit element | |
JPH0636581Y2 (en) | Probe board | |
JPH10300781A (en) | Method for testing semiconductor and probe card used in the same | |
JPH01184991A (en) | Wiring board | |
JPH04109646A (en) | Semiconductor probing testing device | |
JPH04369253A (en) | Semiconductor integrated circuit package | |
JPH03211843A (en) | Semiconductor integrated circuit | |
JPH0367186A (en) | Ic package socket | |
JPH05134001A (en) | Inspection method of semiconductor device | |
JPH02248876A (en) | Superadaptor for testing printed board |