JPH04199588A - 光半導体素子用ステム - Google Patents
光半導体素子用ステムInfo
- Publication number
- JPH04199588A JPH04199588A JP2335339A JP33533990A JPH04199588A JP H04199588 A JPH04199588 A JP H04199588A JP 2335339 A JP2335339 A JP 2335339A JP 33533990 A JP33533990 A JP 33533990A JP H04199588 A JPH04199588 A JP H04199588A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- stem
- optical semiconductor
- semiconductor device
- same plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000011521 glass Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
Landscapes
- Wire Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、光半導体素子のパッケージを構成する主要
部品であるステムの構造に関するものである。
部品であるステムの構造に関するものである。
〔従来の技術１
第３図は従来の光半導体用ステムの外観斜視図であり、
１はステム本体、２はこのステム本体１と電気的に絶縁
されてステム本体１を貫通する円柱リード端子、３はこ
の円柱リード端子２と同様で、しかもその先端を潰した
形状を有する潰しリード端子、４は前記各リード端子２
，３をステム本体１に固定する絶縁ガラスである。
１はステム本体、２はこのステム本体１と電気的に絶縁
されてステム本体１を貫通する円柱リード端子、３はこ
の円柱リード端子２と同様で、しかもその先端を潰した
形状を有する潰しリード端子、４は前記各リード端子２
，３をステム本体１に固定する絶縁ガラスである。
次に、ステムの光半導体素子への応用例について説明す
る。
る。
第４図はレーザダイオード（Ｌ−Ｄ ）およびモニタ用
フォトダイオード（ＰＤ）のステムへの組立図であり、
この図において、５はブロック、６はＬＤ用絶縁サブマ
ウント、７はＬＤチップ、８はこのＬＤチップ７と潰し
リード端子３を接続するＡｕワイヤ、９は前記ＬＤチッ
プ７の裏面側とブロック５を接続するＡｕワイヤ、１０
はＰＤ用絶縁サブマウント、１１はＰＤチップ、１２は
このＰＤチップ１１と円柱リード端子２ａを接続するＡ
ｕワイヤ、１３は前記ＰＤチップ１１の裏面と円柱リー
ド端子２ｂを接続するＡｕワイヤである。
フォトダイオード（ＰＤ）のステムへの組立図であり、
この図において、５はブロック、６はＬＤ用絶縁サブマ
ウント、７はＬＤチップ、８はこのＬＤチップ７と潰し
リード端子３を接続するＡｕワイヤ、９は前記ＬＤチッ
プ７の裏面側とブロック５を接続するＡｕワイヤ、１０
はＰＤ用絶縁サブマウント、１１はＰＤチップ、１２は
このＰＤチップ１１と円柱リード端子２ａを接続するＡ
ｕワイヤ、１３は前記ＰＤチップ１１の裏面と円柱リー
ド端子２ｂを接続するＡｕワイヤである。
このように組立てれば、ステムの各構成部は電気的な端
子として利用でき、外部からＬＤおよびＰＤに任意の電
圧または電流を印加する接続端子となる。
子として利用でき、外部からＬＤおよびＰＤに任意の電
圧または電流を印加する接続端子となる。
例えば本応用例では、ステム本体１がＬＤアノード、潰
しリード端子３がＬＤカソード、円柱リード端子２ａが
ＰＤカソード、円柱リード端子２ｂがＰＤアノードとな
っている。
しリード端子３がＬＤカソード、円柱リード端子２ａが
ＰＤカソード、円柱リード端子２ｂがＰＤアノードとな
っている。
［発明が解決しようとする課題］
従来の光半導体素子用ステムは、以上のように構成され
ているので、例えば１つのリード端子に複数の電気的端
子としての機能を持たせる、すなわち、複数のＡｕワイ
ヤを接続することは不可能であった。
ているので、例えば１つのリード端子に複数の電気的端
子としての機能を持たせる、すなわち、複数のＡｕワイ
ヤを接続することは不可能であった。
例えば、円柱リード端子２ａにＡｕワイヤ９と１２をボ
ンディングしたい時でも、ＬＤ用絶縁サブマウント６と
ＰＤチップ１１が同一平面上にないため、この構造では
できない。
ンディングしたい時でも、ＬＤ用絶縁サブマウント６と
ＰＤチップ１１が同一平面上にないため、この構造では
できない。
この発明は、上記のような問題点を解消するためになさ
れたもので、同一平面上にない複数のワイヤ接続を可能
とした光半導体素子用ステムを得ることを目的とする。
れたもので、同一平面上にない複数のワイヤ接続を可能
とした光半導体素子用ステムを得ることを目的とする。
［課題を解決するための手段］
この発明に係る光半導体素子用ステムは、ステム本体を
貫通し、絶縁されてもうけられたリード端子の形状をク
ランク形状として少なくとも２つ以上の同一平面上にな
いワイヤボンド可能な平坦面を備えたものである。
貫通し、絶縁されてもうけられたリード端子の形状をク
ランク形状として少なくとも２つ以上の同一平面上にな
いワイヤボンド可能な平坦面を備えたものである。
［作用］
この発明における光半導体素子用ステムは、リード端子
を少なくとも２つ以上の同一平面上にないワイヤボンド
可能な平坦面を備えた形状としたので、１つのリード端
子に複数の電気的端子としての機能を備えた光半導体素
子が得られる。
を少なくとも２つ以上の同一平面上にないワイヤボンド
可能な平坦面を備えた形状としたので、１つのリード端
子に複数の電気的端子としての機能を備えた光半導体素
子が得られる。
［実施例］
以下、この発明の一実施例を図面について説明する。
第１図はこの発明の一実施例を示す光半導体素子用ステ
ムの斜視図である。この図において、１はステム本体、
２は円柱リード端子、３は潰しリード端子、４は絶縁ガ
ラス、１４はリード先端をクランク状に形成し、ワイヤ
ボンディングに必要十分な平坦面（＞０． ２°）１４
ａ、１４ｂを同一でない平面上に備えたクランクリード
端子である。
ムの斜視図である。この図において、１はステム本体、
２は円柱リード端子、３は潰しリード端子、４は絶縁ガ
ラス、１４はリード先端をクランク状に形成し、ワイヤ
ボンディングに必要十分な平坦面（＞０． ２°）１４
ａ、１４ｂを同一でない平面上に備えたクランクリード
端子である。
次に、この発明によるステムの光半導体素子用への一応
用例について説明する。
用例について説明する。
第２図はＬＤおよびＰＤのステムへの組立図であり、図
中、１〜１４は第１図および第３図、第４図で説明した
ものと同じものである。
中、１〜１４は第１図および第３図、第４図で説明した
ものと同じものである。
上記第１図の実施例による光半導体素子用ステムを用い
ることにより、クランクリード端子１４にＬＤアノード
およびＰＤカソードとしての複数の電気端子機能を備え
ることが可能となる。
ることにより、クランクリード端子１４にＬＤアノード
およびＰＤカソードとしての複数の電気端子機能を備え
ることが可能となる。
［発明の効果］
以上説明したように、この発明は、リード端子をクラン
ク形状で、しかも少なくとも２つ以上の同一平面上にな
い平坦面を備えた形状としたので、１つのリード端子に
２つ以上の同一平面上にない能動素子とワイヤ接続する
ことができ、複数の電気的端子機能を備えた光半導体素
子用ステムが得られる。
ク形状で、しかも少なくとも２つ以上の同一平面上にな
い平坦面を備えた形状としたので、１つのリード端子に
２つ以上の同一平面上にない能動素子とワイヤ接続する
ことができ、複数の電気的端子機能を備えた光半導体素
子用ステムが得られる。
第１図はこの発明の一実施例を示す光半導体素子用ステ
ムの外観斜視図、第２図は、第１図の光半導体素子用ス
テムを用いた光半導体素子への応用例を示す外観斜視図
、第３図および第４図はそれぞれ第１図および第２図に
対応する従来例を示す外観斜視図である。 図において、１はステム本体、２は円柱リード端子、３
は潰しリード端子、４は絶縁ガラス、１４はクランクリ
ード端子、１４ａ、１４ｂは平坦面である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 １４ａ、１４ｂ乎担面 第２図
ムの外観斜視図、第２図は、第１図の光半導体素子用ス
テムを用いた光半導体素子への応用例を示す外観斜視図
、第３図および第４図はそれぞれ第１図および第２図に
対応する従来例を示す外観斜視図である。 図において、１はステム本体、２は円柱リード端子、３
は潰しリード端子、４は絶縁ガラス、１４はクランクリ
ード端子、１４ａ、１４ｂは平坦面である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 １４ａ、１４ｂ乎担面 第２図
Claims (1)
- ステム本体と、これを貫通し互いに絶縁して設けられた
リード端子と、このリード端子を前記ステム本体に固定
する為の絶縁ガラスとを備えたステムにおいて、前記リ
ード端子をクランク形状で、しかも少なくとも２つ以上
の同一平面上にない平坦面を備えた形状としたことを特
徴とする光半導体素子用ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335339A JPH04199588A (ja) | 1990-11-28 | 1990-11-28 | 光半導体素子用ステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335339A JPH04199588A (ja) | 1990-11-28 | 1990-11-28 | 光半導体素子用ステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199588A true JPH04199588A (ja) | 1992-07-20 |
Family
ID=18287410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2335339A Pending JPH04199588A (ja) | 1990-11-28 | 1990-11-28 | 光半導体素子用ステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199588A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758413A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | 光半導体装置 |
| JP2008091745A (ja) * | 2006-10-04 | 2008-04-17 | Shinko Electric Ind Co Ltd | 半導体ステムと光半導体装置 |
-
1990
- 1990-11-28 JP JP2335339A patent/JPH04199588A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758413A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | 光半導体装置 |
| JP2008091745A (ja) * | 2006-10-04 | 2008-04-17 | Shinko Electric Ind Co Ltd | 半導体ステムと光半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2941523B2 (ja) | 半導体装置 | |
| US4032964A (en) | Multiple hybrid semiconductor structure | |
| JPS5931217B2 (ja) | マイクロ波集積回路用パッケ−ジ | |
| JPH04199588A (ja) | 光半導体素子用ステム | |
| US4070688A (en) | Flexible lead | |
| JPH02116186A (ja) | 半導体レーザ | |
| JPS63318193A (ja) | 光半導体用サブマウント | |
| JP2885149B2 (ja) | 半導体レーザ装置 | |
| JP2529397B2 (ja) | チップ部品載置用電極 | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| JPH0992955A (ja) | 電子装置 | |
| JPH037971Y2 (ja) | ||
| JP2654988B2 (ja) | 半導体レーザ装置 | |
| JPS63245986A (ja) | 半導体レ−ザ | |
| JPH04206750A (ja) | 半導体装置 | |
| JP2002270903A (ja) | 裏面発光チップ型発光素子 | |
| JPH10223788A (ja) | 光電子装置およびその製造方法 | |
| JPH03270188A (ja) | 半導体レーザダイオード用ステム | |
| JPH033339A (ja) | 半導体装置 | |
| JPH03283482A (ja) | 半導体レーザ装置 | |
| JPH0992773A (ja) | 半導体装置 | |
| JPS6232635A (ja) | 樹脂封止形モジユ−ル | |
| JPS6156471A (ja) | 半導体装置 | |
| JPS62101259U (ja) | ||
| JPH1140719A (ja) | ダイオード内蔵導線 |