JPH0419799Y2 - - Google Patents
Info
- Publication number
- JPH0419799Y2 JPH0419799Y2 JP1986076334U JP7633486U JPH0419799Y2 JP H0419799 Y2 JPH0419799 Y2 JP H0419799Y2 JP 1986076334 U JP1986076334 U JP 1986076334U JP 7633486 U JP7633486 U JP 7633486U JP H0419799 Y2 JPH0419799 Y2 JP H0419799Y2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- sop
- semiconductor element
- die island
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000011347 resin Substances 0.000 claims description 22
- 229920005989 resin Polymers 0.000 claims description 22
- 238000007789 sealing Methods 0.000 claims description 9
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は小型樹脂封止の半導体装置に関する。
樹脂封止型半導体装置は、通常リードフレーム
を用いて半導体素子を該リードフレーム上に載置
し、各リードにワイヤボンデイングを行なつた
後、これを樹脂封止した構造となつている。この
樹脂封止型半導体装置の外形はDIP（デユアルイ
ンラインパツケージ）型、SIP（シングルインラ
インパツケージ）型、TO−92，TO−220等いろ
いろあり、樹脂封止をする場合は半導体素子の機
能や半導体装置の実装法により、適切な外形が用
いられている。この実装法に関しては、産業用、
民生用の機器や装置の小型・軽量化により、機器
や装置内部の実装密度を向上させることが必要に
なり、それに伴つて半導体装置の外形も現在では
SOP（スモールアウトラインパツケージ）型が広
く使用されるようになつている。SOPの外形は
8pinの場合5.0×5.0×1.6（単位mm）でDIPの8.8×
6.4×3.4（単位mm）に比べて樹脂封止部分の体積
は約２割程度と小型になつている。この小型樹脂
封止半導体装置のSOPにおける１つの問題は、
DIPと同様に成型用樹脂の熱伝導度が低く、DIP
に比べ樹脂の量は２割程度しかないため、パツケ
ージ消費電力の最大定格が8pinの場合はDIPは
500mWであるがSOPは300mWと小さくなつてし
まうことである。このパツケージ消費電力は、
TTLシリーズやMOSタイプのデイジタル集積回
路においては、動作状態でも十分余裕があり問題
ないが、リニア集積回路のオペアンプの場合には
次のような問題点がある。
を用いて半導体素子を該リードフレーム上に載置
し、各リードにワイヤボンデイングを行なつた
後、これを樹脂封止した構造となつている。この
樹脂封止型半導体装置の外形はDIP（デユアルイ
ンラインパツケージ）型、SIP（シングルインラ
インパツケージ）型、TO−92，TO−220等いろ
いろあり、樹脂封止をする場合は半導体素子の機
能や半導体装置の実装法により、適切な外形が用
いられている。この実装法に関しては、産業用、
民生用の機器や装置の小型・軽量化により、機器
や装置内部の実装密度を向上させることが必要に
なり、それに伴つて半導体装置の外形も現在では
SOP（スモールアウトラインパツケージ）型が広
く使用されるようになつている。SOPの外形は
8pinの場合5.0×5.0×1.6（単位mm）でDIPの8.8×
6.4×3.4（単位mm）に比べて樹脂封止部分の体積
は約２割程度と小型になつている。この小型樹脂
封止半導体装置のSOPにおける１つの問題は、
DIPと同様に成型用樹脂の熱伝導度が低く、DIP
に比べ樹脂の量は２割程度しかないため、パツケ
ージ消費電力の最大定格が8pinの場合はDIPは
500mWであるがSOPは300mWと小さくなつてし
まうことである。このパツケージ消費電力は、
TTLシリーズやMOSタイプのデイジタル集積回
路においては、動作状態でも十分余裕があり問題
ないが、リニア集積回路のオペアンプの場合には
次のような問題点がある。
オペアンプの電源電圧の最大定格は36Vで、通
常使用する時の印加電圧としては20V〜30Vが一
般的である。オペアンプの場合、入力端子に信号
を入力しない時でも電源端子に上記印加電圧を加
えることにより、回路全体として３〜8mAの無
効電流が常に流れる構造になつているものが数多
く製品化されている。その他にオペアンプの機
能、特性を変更して、無効電流として0.1mAと小
さいものや12mA程度と大きくしたものもある。
常使用する時の印加電圧としては20V〜30Vが一
般的である。オペアンプの場合、入力端子に信号
を入力しない時でも電源端子に上記印加電圧を加
えることにより、回路全体として３〜8mAの無
効電流が常に流れる構造になつているものが数多
く製品化されている。その他にオペアンプの機
能、特性を変更して、無効電流として0.1mAと小
さいものや12mA程度と大きくしたものもある。
オペアンプの通常の使用における、印加電圧が
30Vで無効電流が8mAの場合、無信号時の消費
電力は240mWである。このオペアンプをSOPで
樹脂封止すると、SOPのパツケージ消費電力の
最大定格が300mWのため、入力端子に信号を入
力しオペアンプを動作させる場合、内部消費電力
は最大60mWまでに制限されてしまう。また、無
効電流が12mAのオペアンプをSOPで樹脂封止す
ると、印加電圧が25Vで消費電力はSOPの最大定
格である300mWに達するので、SOPではこれ以
上の電圧を印加することはできなくなる。
30Vで無効電流が8mAの場合、無信号時の消費
電力は240mWである。このオペアンプをSOPで
樹脂封止すると、SOPのパツケージ消費電力の
最大定格が300mWのため、入力端子に信号を入
力しオペアンプを動作させる場合、内部消費電力
は最大60mWまでに制限されてしまう。また、無
効電流が12mAのオペアンプをSOPで樹脂封止す
ると、印加電圧が25Vで消費電力はSOPの最大定
格である300mWに達するので、SOPではこれ以
上の電圧を印加することはできなくなる。
上記のようにリニア集積回路のオペアンプを
SOPで樹脂封止した半導体装置は、消費電力の
最大定格により大きく制御され、印加電圧の最大
値を低下させなければ使用できないという問題が
あつた。このため、SOPにより実装密度は向上
するが、印加電圧の低下によりオペアンプの特性
を十分に発揮できないという問題も発生した。
SOPで樹脂封止した半導体装置は、消費電力の
最大定格により大きく制御され、印加電圧の最大
値を低下させなければ使用できないという問題が
あつた。このため、SOPにより実装密度は向上
するが、印加電圧の低下によりオペアンプの特性
を十分に発揮できないという問題も発生した。
オペアンプの他にリニア集積回路の電源用三端
子レギユレータ（以下電源ICという）の場合、
TO−92の外形で樹脂封止を行なつているもの
は、消費電力の最大定格が500mWである。この
電源ICもSOPで樹脂封止すれば、実装上はオペ
アンプと同一形状品を配置することになるので、
実装密度を向上させることができるが、消費電力
の点から現行では使用条件が極端に制限されてし
まう。
子レギユレータ（以下電源ICという）の場合、
TO−92の外形で樹脂封止を行なつているもの
は、消費電力の最大定格が500mWである。この
電源ICもSOPで樹脂封止すれば、実装上はオペ
アンプと同一形状品を配置することになるので、
実装密度を向上させることができるが、消費電力
の点から現行では使用条件が極端に制限されてし
まう。
以上説明したように、従来のSOPの樹脂封止
型半導体装置では、パツケージ消費電力の最大定
格が300mWなので、リニア集積回路のオペアン
プや電源ICをSOPに樹脂封止して、電源端子に
通常DIP型やTO−92型で使用している印加電圧
を与えた場合、半導体素子自体で消費する電力
は、SOPの最大定格300mWを超えてしまう場合
がある。又最大定格を超えない場合でも、最大定
格内で使用するときは、入力端子に信号を入力し
て半導体素子を動作させる範囲は大きく制限され
てしまう。
型半導体装置では、パツケージ消費電力の最大定
格が300mWなので、リニア集積回路のオペアン
プや電源ICをSOPに樹脂封止して、電源端子に
通常DIP型やTO−92型で使用している印加電圧
を与えた場合、半導体素子自体で消費する電力
は、SOPの最大定格300mWを超えてしまう場合
がある。又最大定格を超えない場合でも、最大定
格内で使用するときは、入力端子に信号を入力し
て半導体素子を動作させる範囲は大きく制限され
てしまう。
上記いずれの場合も、印加電圧を低下させた
り、出力電流等を制限したりして動作させること
はできるが、半導体装置の機能が著しく低下する
という問題があつた。
り、出力電流等を制限したりして動作させること
はできるが、半導体装置の機能が著しく低下する
という問題があつた。
そこで本考案は、小型樹脂封止された半導体素
子の消費電力によつて発生した熱を効率よく放熱
する構造を備えた半導体装置を提供することを目
的とする。
子の消費電力によつて発生した熱を効率よく放熱
する構造を備えた半導体装置を提供することを目
的とする。
上記目的を達成するため本考案は、半導体素子
を載置するリードフレームのダイアイランド部
を、インナーリードの厚みに比べて厚くし、この
ダイアイランド部の肉厚部の半導体素子を載置す
る面と反対側の面を樹脂封止されたSOPの片側
の面に露出させ、半導体素子の動作時の消費電力
による熱放散の放熱効果を良くしたものである。
を載置するリードフレームのダイアイランド部
を、インナーリードの厚みに比べて厚くし、この
ダイアイランド部の肉厚部の半導体素子を載置す
る面と反対側の面を樹脂封止されたSOPの片側
の面に露出させ、半導体素子の動作時の消費電力
による熱放散の放熱効果を良くしたものである。
第１図は本考案の一実施例を示す説明図で、第
２図は第１図のＡ−A′線に沿つた断面図である。
図において１はリードフレームのダイアイランド
部、２は半導体素子、３はインナーリード、４は
ダイアイランド部保持用リード、５はモールド樹
脂である。第２図において、第１図と同一の符号
は同一または相当する部分を示している。本実施
例において、半導体素子は電源ICを用い、外形
はSOPの8pinと同一になるようにしてある。半導
体装置の組立は以下のようにして行なう。
２図は第１図のＡ−A′線に沿つた断面図である。
図において１はリードフレームのダイアイランド
部、２は半導体素子、３はインナーリード、４は
ダイアイランド部保持用リード、５はモールド樹
脂である。第２図において、第１図と同一の符号
は同一または相当する部分を示している。本実施
例において、半導体素子は電源ICを用い、外形
はSOPの8pinと同一になるようにしてある。半導
体装置の組立は以下のようにして行なう。
ダイアイランド部１に半導体素子２をダイボン
デイングし、ついで各インナーリード３に所定の
リードボンデイングを行ない、樹脂封止をした
後、リード切断を行ない個々の製品としている。
本実施例のように半導体素子が電源ICの場合、
リードボンド数は３本のため、第１図に示すよう
にリードボンドは各コーナーの３箇所のインナー
リードを使用すればよい。ここでダイアイランド
部１の厚みは、第２図に示すようにインナーリー
ドの厚みに比べて厚くなるようにして、半導体素
子を載置する面と反対側の面は、樹脂封止の一方
の面に露出するようにしてある。このようにダイ
アイランド１の肉厚部は厚くなつているので、樹
脂封止後に不用部分を切断除去する方法では樹脂
クラツクが発生する恐れがある。このためダイボ
ンデイング前のリードフレームの段階で、ダイア
イランド部１を隣りのダイアイランド部と切断・
分離して、保持用リード４でダイアイランド部１
を固定するようにしている。実施例では保持用リ
ードとして片側２本ずつ合計４本使用しているの
で、ダイアイランド部が斜めに保持されることな
く、ダイアイランド部１の一面を封止樹脂部の一
面より均一に露出させることができる。
デイングし、ついで各インナーリード３に所定の
リードボンデイングを行ない、樹脂封止をした
後、リード切断を行ない個々の製品としている。
本実施例のように半導体素子が電源ICの場合、
リードボンド数は３本のため、第１図に示すよう
にリードボンドは各コーナーの３箇所のインナー
リードを使用すればよい。ここでダイアイランド
部１の厚みは、第２図に示すようにインナーリー
ドの厚みに比べて厚くなるようにして、半導体素
子を載置する面と反対側の面は、樹脂封止の一方
の面に露出するようにしてある。このようにダイ
アイランド１の肉厚部は厚くなつているので、樹
脂封止後に不用部分を切断除去する方法では樹脂
クラツクが発生する恐れがある。このためダイボ
ンデイング前のリードフレームの段階で、ダイア
イランド部１を隣りのダイアイランド部と切断・
分離して、保持用リード４でダイアイランド部１
を固定するようにしている。実施例では保持用リ
ードとして片側２本ずつ合計４本使用しているの
で、ダイアイランド部が斜めに保持されることな
く、ダイアイランド部１の一面を封止樹脂部の一
面より均一に露出させることができる。
上記のように組立てた半導体装置は、半導体素
子２を載置するダイアイランド部１を厚くしてい
るので、半導体素子において発生した熱が、封止
樹脂部との接触面積が増したダイアイランド部を
介在して、封止樹脂に均一に拡散していき易く、
また、半導体素子載置面と反対側の面を樹脂封止
面に露出させているので、ダイアイランド部の該
露出面を外部放熱板に接触させることにより、半
導体素子が発生する熱を、樹脂を介在させずに直
接放熱板に導くことができる。
子２を載置するダイアイランド部１を厚くしてい
るので、半導体素子において発生した熱が、封止
樹脂部との接触面積が増したダイアイランド部を
介在して、封止樹脂に均一に拡散していき易く、
また、半導体素子載置面と反対側の面を樹脂封止
面に露出させているので、ダイアイランド部の該
露出面を外部放熱板に接触させることにより、半
導体素子が発生する熱を、樹脂を介在させずに直
接放熱板に導くことができる。
以上説明したように、本考案によれば、SOP
の半導体装置において、該半導体装置を動作させ
たときに発生する熱を、封止樹脂部との接触面積
が増したダイアイランド部を介在して、封止樹脂
部に均一に拡散させるとともに、熱伝導度の低い
樹脂ではなく、リードフレームのダイアイランド
部の金属の一部を通して、直接外部の放熱板に接
触させることにより、さらに放熱効率を向上させ
ることができる。このため従来SOPの消費電力
の最大定格が300mWであつたために、SOPの外
形で組立を行なうことができなかつた消費電力の
大きな半導体素子をDIPと同様に製品化すること
ができる。またSOPに組立て、消費電力の最大
定格に規制され半導体素子の機能を十分発揮でき
なかつた半導体装置に対しても、十分に機能を発
揮させることができるようになる。
の半導体装置において、該半導体装置を動作させ
たときに発生する熱を、封止樹脂部との接触面積
が増したダイアイランド部を介在して、封止樹脂
部に均一に拡散させるとともに、熱伝導度の低い
樹脂ではなく、リードフレームのダイアイランド
部の金属の一部を通して、直接外部の放熱板に接
触させることにより、さらに放熱効率を向上させ
ることができる。このため従来SOPの消費電力
の最大定格が300mWであつたために、SOPの外
形で組立を行なうことができなかつた消費電力の
大きな半導体素子をDIPと同様に製品化すること
ができる。またSOPに組立て、消費電力の最大
定格に規制され半導体素子の機能を十分発揮でき
なかつた半導体装置に対しても、十分に機能を発
揮させることができるようになる。
以上のように本考案により、SOPの利用範囲
が拡大し、機器の小型・軽量化に寄与する効果は
大きいものがある。
が拡大し、機器の小型・軽量化に寄与する効果は
大きいものがある。
第１図は本考案の一実施例を示す説明図、第２
図は第１図のＡ−A′断面図であ。 １……ダイアイランド、２……半導体素子、３
……インナーリード、４……保持用リード、５…
…モールド樹脂。
図は第１図のＡ−A′断面図であ。 １……ダイアイランド、２……半導体素子、３
……インナーリード、４……保持用リード、５…
…モールド樹脂。
Claims (1)
- 【実用新案登録請求の範囲】 リードフレームのダイアイランド部をリード線
よりも厚くして肉厚部を形成すると共に、上記肉
厚部の半導体素子搭載面と反対側の一面を封止樹
脂部の一面に露出させた樹脂封止の半導体装置に
於て、 複数のリードを封止樹脂部の向かい合う２側面
より延出させるとともに、上記側面より２本ずつ
のリードを上記ダイアイランド部に連結すること
により、上記ダイアイランド部の一面が、上記封
止樹脂部の一面に均一に露出していることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986076334U JPH0419799Y2 (ja) | 1986-05-22 | 1986-05-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986076334U JPH0419799Y2 (ja) | 1986-05-22 | 1986-05-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62188149U JPS62188149U (ja) | 1987-11-30 |
| JPH0419799Y2 true JPH0419799Y2 (ja) | 1992-05-06 |
Family
ID=30923315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986076334U Expired JPH0419799Y2 (ja) | 1986-05-22 | 1986-05-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0419799Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5120087B2 (ja) * | 2008-06-16 | 2013-01-16 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115653U (ja) * | 1983-01-25 | 1984-08-04 | サンケン電気株式会社 | 絶縁物封止半導体装置 |
-
1986
- 1986-05-22 JP JP1986076334U patent/JPH0419799Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62188149U (ja) | 1987-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4244318B2 (ja) | 半導体装置 | |
| US8367481B2 (en) | Four MOSFET full bridge module | |
| US7211471B1 (en) | Exposed lead QFP package fabricated through the use of a partial saw process | |
| US7777315B2 (en) | Dual side cooling integrated power device module and methods of manufacture | |
| JPS63233555A (ja) | 樹脂封止型半導体装置 | |
| US11574855B2 (en) | Package with dies mounted on opposing surfaces of a leadframe | |
| JPH0878723A (ja) | 光結合器用パッケージ・リードフレームおよびその方法 | |
| TWI452662B (zh) | 雙邊冷卻整合電源裝置封裝與模組及製造方法 | |
| US6791172B2 (en) | Power semiconductor device manufactured using a chip-size package | |
| JP2004516654A (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージおよびリードフレーム | |
| JPH0419799Y2 (ja) | ||
| JPS6150387B2 (ja) | ||
| JPS6180842A (ja) | 半導体装置 | |
| JPH02188946A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH04154155A (ja) | 半導体装置 | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 | |
| JP2963832B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2917928B2 (ja) | 半導体装置の製造方法 | |
| JPH05211247A (ja) | 半導体装置 | |
| CN115700919A (zh) | 一种sip封装模块及其封装方法 | |
| KR0119764Y1 (ko) | 반도체 패키지 | |
| JPH04118952A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0422159A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6169162A (ja) | 半導体装置 | |
| JPH098209A (ja) | 半導体装置およびモールド金型 |