JPH04196636A - 位相同期回路 - Google Patents

位相同期回路

Info

Publication number
JPH04196636A
JPH04196636A JP2321986A JP32198690A JPH04196636A JP H04196636 A JPH04196636 A JP H04196636A JP 2321986 A JP2321986 A JP 2321986A JP 32198690 A JP32198690 A JP 32198690A JP H04196636 A JPH04196636 A JP H04196636A
Authority
JP
Japan
Prior art keywords
parallel
serial
circuit
bit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2321986A
Other languages
English (en)
Inventor
Tomohiko Hasegawa
智彦 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2321986A priority Critical patent/JPH04196636A/ja
Publication of JPH04196636A publication Critical patent/JPH04196636A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相同期回路に関し、特に入力側および出力側
のクロック周波数が同一周波数で、かつ入力データおよ
び出力データの先頭を指定するフレームパルスの周波数
も同一周波数でかっ、相互に所定ビットの遅延差がある
場合に、入力データと出力データが独立しているので入
出力データ相互のフレーム位相同期をとる必要がないが
、ビット位相同期のみ確立しない場合における位相同期
回路に関する。
〔従来の技術〕
従来のこの種の位相同期回路を第2図のブロック図を用
いて説明する。入力データの先頭を指定する入力フレー
ムパルス10と入力データ1は、遅延挿脱回路14に入
力される。ここで後述する遅延挿脱回路14を通った出
力フレームパルス18と出力データの先頭を指定する出
力フレームパルス13と、入出力クロック6および9と
が位相比較回路19に入力され位相比較が行われる。位
相比較回路19で位相差に相当すると・ント数の差に対
応する位相差信号17は、遅延挿脱回路14に入力され
て、入力フレームパルス10の位相制御を行う。遅延挿
脱回路14では、入力フレームパルス10が変動し、出
力フレームパルス13に近づき追い越してしまうスリッ
プ現象制御のために、所定のビット数だけ遅延の挿脱を
行う。また、遅延挿脱回路14を通った入力データ15
は、エラスティックストア16に入力され、フレーム位
相同期、ビット位相同期が確立されて、出力データ5と
して、エラスティックストア16から出力されるように
なっていた。
〔発明が解決しようとする課題〕
上述した従来の位相同期回路では、位相比較回路と遅延
挿脱回路とにより、入力出力フレームパルスの位相差を
検出して、−度スリップ現象制御の補正を行った後は、
入力出力フレームパルスのスリップ変動がないので、こ
の2つの回路は必要なくなる。また、フレーム位相同期
をとる必要がない場合にはエラスティックストア16の
メモリも1フレ一ム分のメモリ量を必要としない。この
ように従来は冗長な位相同期回路のために非常に不経済
である欠点があった。
〔課題を解決するための手段〕
゛本発明の位相同期回路は、入力データの先頭を指定す
るフレームパルスと入力側のクロックで直列−並列変換
タイミングパルスを作る直列−並列変換タイミング発生
回路と、出力データの先頭を指定するフレームパルスと
出力側のクロックで並列−直列変換タイミングパルスを
作る並列−直列変換タイミング発生回路と、入力データ
を前記直列−並列変換タイミング発生回路で作られる前
記直列−並列変換タイミングパルスによってMビットご
とに直列−並列変換するMビット直列−並列変換回路と
、前記Mビット直列−並列変換回路の出力であるMビッ
トの並列データを、前記並列−直列変換タイミング発生
回路で作られる前記並列−直列変換タイミングパルスに
よってMビットごとに並列−直列変換するMビット並列
−直列変換回路とで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例のブロック図である。第1
図の実施例は、Mビット直列−並列変換回路2、Mビッ
ト並列−直列変換回路4、直列−並列変換タイミング発
生回路11、並列−直列変換タイミング発生回路12に
よって構成される。
ここでMはMビットごとに直列データから並列データに
変換される単位を表し、Nは入力フレームパルスと出力
フレームパルスの最大スリップビット数とすると、Mと
Nの関係は、M=2N+1となるようにMの値を設定す
る。今、前述のように入力クロック6の周波数と出力ク
ロック9の周波数が同一周波数で、かつ入力データの先
頭を指定する入力フレームパルス10の周波数と出力デ
ータの先頭を指定する出力フレームパルス13の周波数
が同一周波数で、入力フレームパルス10と出力フレー
ムパルス13の位相差がNビット以下の場合で、さらに
フレーム位相同期を確立する必要がない場合において、
Mビット直列−並列変換回路2に入力され、直列−並列
変換タイミング発生回路11から出力される入力データ
入力フレームパルス10と入力クロック6で作られる直
列−並列変換タイミングパルス7によって、Mビットご
とに直列−並列変換される。Mビット直列−並列変換回
路2が制御され、入力データ1はMビットごとに直列−
並列変換されMビット並列データが得られる。このMビ
ット並列データ3は、Mビット並列−直列変換回路4に
入力され、並列−直列変換タイミング発生回路12から
出力される出力データの先頭を指定する出力フレームパ
ルス13と出力側の出力クロック9で作られる並列−直
列変換タイミングパルス8によってMビットごとに並列
−直列変換され、出力データ5としてMビット並列−直
列変換回路から出力される。
〔発明の効果〕
以上説明したよ′うに本発明は、入力側にMビット直列
−並列変換回路と直列−並列変換タイミング発生回路と
を備え、出力側にMビット並列−直列変換回路と並列−
直列変換タイミング発生回路とを設けることにより、入
力フレームパルスと出力フレームパルスのスリップ現象
による相互のパルスの位相差に関係のない入力出力デー
タの位相同期回路を提供できる効果がある。したがって
従来例のような冗長な位相同期回路の回路構成を簡単に
できるという効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例のブロック図、第2図は、
従来の位相同期回路のブロック図である。 1・・・入力データ、2・・・Mビット直列−並列変換
回路、3・・・Mビット並列データ、4・・・Mビット
並列−直列変換回路、5・・・出力データ、6・・・入
力クロック、7・・・直列−並列変換タイミングパルス
、8・・・並列−直列変換タイミングパルス、9・・・
出力タロツク、10・・・入力フレームパルス、11・
・・直列−並列変換タイミング発生回路、12・・・並
列−直列変換タイミング発生回路、13・・・出力フレ
ームパルス、14・・・遅延挿脱回路、16・・・エラ
スティックストア、19・・・位相比較回路。

Claims (1)

    【特許請求の範囲】
  1. 入力データの先頭を指定するフレームパルスと入力側の
    クロックとで直列−並列変換タイミングパルスを作る直
    列−並列変換タイミング発生回路と、出力データの先頭
    を指定するフレームパルスと出力側のクロックで並列−
    直列変換タイミングパルスを作る並列−直列変換タイミ
    ング発生回路と、入力データを前記直列−並列変換タイ
    ミング発生回路で作られる前記直列−並列変換タイミン
    グパルスによってMビットごとに直列−並列変換するM
    ビット直列−並列変換回路と、前記Mビット直列−並列
    変換回路の出力であるMビットの並列データを、前記並
    列−直列変換タイミング発生回路で作られる前記並列−
    直列変換タイミングパルスによってMビットごとに並列
    −直列変換するMビット並列−直列変換回路とで構成さ
    れることを特徴とする位相同期回路。
JP2321986A 1990-11-26 1990-11-26 位相同期回路 Pending JPH04196636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2321986A JPH04196636A (ja) 1990-11-26 1990-11-26 位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2321986A JPH04196636A (ja) 1990-11-26 1990-11-26 位相同期回路

Publications (1)

Publication Number Publication Date
JPH04196636A true JPH04196636A (ja) 1992-07-16

Family

ID=18138647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2321986A Pending JPH04196636A (ja) 1990-11-26 1990-11-26 位相同期回路

Country Status (1)

Country Link
JP (1) JPH04196636A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59211135A (ja) * 1983-05-16 1984-11-29 Nec Corp 速度変換回路
JPH01251832A (ja) * 1988-03-31 1989-10-06 Nec Corp データ挿入回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59211135A (ja) * 1983-05-16 1984-11-29 Nec Corp 速度変換回路
JPH01251832A (ja) * 1988-03-31 1989-10-06 Nec Corp データ挿入回路

Similar Documents

Publication Publication Date Title
JPH04286233A (ja) スタッフ同期回路
KR20160058445A (ko) 클럭 동기를 이용한 직렬화기 및 그를 이용한 고속 직렬화 장치
JPH04196636A (ja) 位相同期回路
JPH0865173A (ja) パラレルシリアル変換回路
KR100418017B1 (ko) 데이터 및 클럭 복원회로
JP2551004B2 (ja) フレーム同期装置
JP2594765B2 (ja) 時分割多重回路
KR100204062B1 (ko) 저속 데이타 프레임 위상 정렬기
JP3144735B2 (ja) 同期信号発生器
JP3147129B2 (ja) タイミング発生装置
JPS6350896B2 (ja)
JP3493111B2 (ja) 半導体集積回路装置
JP2876747B2 (ja) フレーム同期回路
KR940004480Y1 (ko) 채널 분할에 따른 동기 부가 장치
JPH01196931A (ja) 同期検出回路
JPH0611133B2 (ja) フレ−ム位相制御回路
JPH0771061B2 (ja) 多重回路のクロック乗換回路
JPH0568025A (ja) クロツク乗換回路
JPS5931899B2 (ja) 同期パルス発生回路
JPS59230343A (ja) 並列デ−タ伝送方法
JPS62147825A (ja) スタツフ多重受信回路
JPS6276327A (ja) デジタル信号発生回路
JPS63226121A (ja) 直並列変換回路
JPS61224528A (ja) フレ−ムアライナ装置
JPH0537519A (ja) フレーム同期方法および装置