JPH04196265A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＬＳＩチップである半導体装置に関し、更に詳
述すればそのチンプレイアウトを提案するものである。

〔従来の技術〕

第８図は例えば「先行ジャンプ処理の採用によりパイプ
ライン処理効率を高めた３２ビン）ＭＰＵ　ＧＭＩＣＲ
Ｏ／１００Ｊ日経エレクトロニクス１９８９．７．１０
（Ｎｏ、４７７）ＰＰ、　１８６の図１に示されたＬＳ
Ｉ　チップのレイアウト図である。

このＬＳＩチップ１には、ブランチバッファＡ、命令フ
ェッチ部Ｂ、命令デコード部Ｃ、マイクロＲＯＭ　Ｄ、
スコアボーディング機構Ｅ、マイクロＲＯＭ部Ｆ、制御
部Ｇ、オペランド・アドレス計算部Ｈ、ハスＩｌＦ部（
アドレス）ｒ、ｐｃ計算部Ｊ、データ演算部Ｋ及びハス
Ｉ１０部（データ）Ｌが内蔵されている。

そしてＬＳＩチップ１の最外周がポンディングパッド（
図示せず）が並ぶ人出カブロックＢＬであり、ＬＳＩチ
ンプ１上のボンディングバンドとパンケージのリード端
子とが図示し７ないワイヤーで接続されて、ＬＳＩチッ
プ１とＬＳＩチップ１の外部とが電気的に接続される。

ＬＳＩチップ１の外部と信号を授受する機能を有する入
出カブロックＢＬには、ＬＳＩチップ１の外部の信号を
ＬＳＩチップ１の種々の内部回路に与える入力バッファ
と、ＬＳＩチップＩの内部信号をＬＳＩチップの外部に
与える出力バッファ、ＬＳＩチップ１の外部から与えら
れた信号をＬＳＩチップ１の内部回路に与え、ＬＳＩチ
ップ１の内部信号をＬＳＩチップ１の外部に与える人出
力バッファの３種類の図示しない回路が設けられている
。またそれらの回路以外に入出カブロックＢＬには、Ｌ
ＳｒチップＩに電源電圧νＣＣを供給する図示しない電
源ピン、ＬＳＩチップ１に接地電圧ＧＮＤを与える図示
しない接地ビンを設けている。

この人出カブロックＢＬを構成する各バッファ及び各ビ
ンのレイアウトは第３図から第７図に示すように構成さ
れている。

第３図は出力バッファ３を、第４図は入出カバソファ４
を、第５図は電源ピン５を、第６図は接地ビン６を、そ
して第７図は入力バッファ２を夫々示している。

これらの図において、７はポンディングパッドを、８．
　９．１０．１１は第２メタル線を、１３は第１メタル
線を示している。１２は第１メタル線１３と第２メタル
線８．　９．１０．　ＩＩとを接続するピアホールを示
している。１４はＮチャネルトランジスタ、１５はＰチ
ャネルトランジスタを示し、１６．１７はしＳｌ千ノブ
１の内部回路と接続する接続端子を示している。

それらの図から明らかなように、ポンディングパッド７
がＬＳＩチップ１の最外周に位置するように形成されて
おり、ボンディングバンド７より１．５１チンブ１の内
側に接地ラインの第２メタル線１０電源ラインの第２メ
タル線８、電源ラインの第２メタル線９、接地ラインの
第２メタル線１１がその順ニ形成され、夫々は平行に並
んでいる。出力バッファ３及び入出力バッファ４は、Ｌ
ＳＩチップ１の外周側に近い電源ラインの第２メタル線
８及び接地ラインの第２メタル線１０の下には出力ドラ
イハトランジスタ１５及び１４が存在する。また第２メ
タル線８よりチップ１の内側にある電源ラインの第２メ
タル線９、接地ラインの第２メタル線１１の下には、入
力バッファのトランジスタ１５．１４が各別に存在する
。第２メタル線１０，８の下でトランジスタ１４．１５
は第１メタル線１３により、接続されてインバータを構
成しており、第２メタル線１１，９の下でトランジスタ
１４．１５は、第１メタル線１３により接続されて、イ
ンバータを構成している。なお、トランジスタ１４．１
５及び第１メタル線１３についてはシンボルとその接続
のみを示しており、シリコンチップ上に実現されるとき
の物理的形状、大きさを示していない。

そして出力バッファ３は、消費電力が大きいので、チッ
プの最外周側に近い接地ラインの第２メタル線１０及び
電源ラインの第２メタル線８は、それらより内側にある
電源ラインの第２メタル線９及び接地ラインの第２メタ
ル線１１に比べて大きい幅寸法（ＬＳＩチップ１の内外
側方向の長さ）で形成されている。

電源ライン及び接地ラインの各第２メタル線８゜９及び
１１．１０の位置は共通にしているため、隣接させれば
電源ライン及び接地ラインの夫々の第２メタル線８．９
及び１０．１１が同列上に位置して第８図に示すように
ＬＳＩチップ１の周囲を１周するように形成される。

またＬＳＩ　チップの４隅では、電源ラインの第２メタ
ル線８，９及び接地ラインの第２メタル線１０゜１１が
ＬＳＩチップｌの外周に沿って曲がりＬＳＩ　チップ１
の一辺に沿う第２メタル線８．８及び１０．１１がＬＳ
Ｉチップ１の他辺に沿う第２メタル線８，９及び１０．
１１　と接続される。

第８図に示したＬＳＩチップ１の入力バッファ、出力バ
ッファ、入出力バッファのサイズは、長さ寸法（チップ
の辺に沿う長さ）、幅寸法（チップの内外側方向の長さ
）がチップの４辺いずれにおいても同じになっている。

そのため入力バッファ、出力バッファ、入出力バッファ
が並んでいる位置ではボンディングバンドが同一ピッチ
となっている。電源ピン５、接地ビン６はチップの辺に
より長さが異なるものもあるがその幅寸法はチップの各
辺において同しである。

［発明が解決しようとする課題〕 従来のＬＳＩチップは、入力バッファ、出カバソファ及
び入出力バッファの幅寸法が同寸であるがら人出力ブロ
ンクが占める面積が、チップの面積に対する割合が大き
く、第８図に示すようなレイアウトでは約２０％を占め
るという問題がある。

本発明は斯かる問題に鑑みチップ面積に対し、入出カブ
ロックが占める面積を大幅に少なくでき、ＬＳＩチップ
の小型化が図れる半導体装置を提供することを目的とす
る。

［課題を解決するための手段〕 本発明に係る半導体装置は、チップの外部からの信号を
内部回路に与える第１の回路を、内部回路の信号をチッ
プの外部へ与える第２の回路及びチップの外部からの信
号を内部回路に与え、内部回路の信号をチップ外部へ与
える第３の回路のいずれの面積よりも小さく形成し、チ
ップの一辺側のみに設けて構成する。

〔作用］ チップの外部からの信号をチップの内部回路に与える第
１の回路においては、接地ライン及び電源ライン夫々の
第２メタル線のうちの１組には、入力用トランジスタを
形成しない。他の１組の接地ラインの第２メタル線及び
電源ラインの第２メタル線には入力用トランジスタを設
ける。それにより、トランジスタを設けない接地ライン
及び電源ラインの第２メタル線の幅寸法を小さくできて
第１の回路の面積が減少する。面積が減少した第１の回
路のみをチップの一辺側に集める。

これにより、第１の回路の面積が減少した分チップを小
型化できる。また第１の回路をチップの一辺側に集めた
ことにより、チップの４隅部分で、第２の回路及び第３
の回路と接続できる。

〔実施例］ 以下本発明をその実施例を示す図面により詳述する。第
１図は本発明に係る半導体装置の模式的パターン図であ
る。ＬＳＩチップ１の一方の短辺側には２つの入出力バ
ッファ４，４と１つの接地ピン６と１つの入出力バッフ
ァ４とがその辺に沿って並べて形成されており、他方の
短辺側には１つの出力バッファ３と、１つの接地ピン６
と、１つの出力バッファ３と、１つの入出力バッファ４
とが、その辺に沿って並べて形成されている。またＬＳ
Ｉチップ１の一方の長辺側には６つの入力バッファ２，
２・・・が、その辺に沿って並べて形成されており、他
方の長辺側には、４つの人出力バッファ４，４，４．４
と、１つの電源ピン５と、１つの入出力バッファ４とが
、その辺に沿って並べて形成されている。これらの入力
バッファ２、出力バッファ３、入出力バッファ４、電源
ピン５及び接地ピン６は、ＬＳＩチップ１の最外周に形
成されており、それらにより取囲まれた内側には種々の
内部回路が形成されている。

また入力バッファ２、出力バッファ３、入出力バッファ
４、電源ピン５及び接地ピン６が形成されていないＬＳ
Ｉチップ１の４隅部分は、ＬＳＩチップ１の夫々の辺に
形成されている入力バッファ２、出力バッファ３又は入
出力バッファ４とを接続する接続部となっている。

第２図は本発明の半導体装置に用いる第１の回路たる入
力バッファ２、第３図は第２の回路たる出力バッファ３
、第４図は第３の回路たる入出力バッファ４、第５図は
電源ピン５及び接地ピン６の各レイアウト図である。

７はポンディングパッドであり、８．９は電源ラインの
第２メタル線、１０．１１　は接地ラインの第２メタル
線である。１３は第１メタル線である。１２は第１メタ
ル線１３と、第２メタル線８．　９．１０゜１１のいず
れかとを接続するピアホールである。

１４は第２メタル線１０．１１に形成されているＮチャ
ネルトランジスタ、１５は電源ラインの第２メタル線８
，９に形成されているＰチャネルトランジスタである。

　１６．１７は接続端子である。

ＬＳＩチップ１は２層のメタル線を使用しており、入力
バッファ２、出力バッファ３、入出力バッファ４及び電
源ピン５、接地ピン６のレイアウトは何本かの第２メタ
ル線で覆われ、その下に第１メタル線１３と接続された
トランジスタが形成される。

第２メタル線８．９は電源電圧ｖＣＣの供給ライン、第
２メタル線１０．１１は接地電圧ＧＮＤの供給ラインで
あり、第２メタル線８．９からはピアホール１２、第１
メタル線１３を介してトランジスタ１５．１５に電源電
圧νＣＣが供給され、第２メタル線ｉｏ、　ｉｔがらは
ピアホール１２、第１メタル線１３を介してトランジス
タ１４．１４に接地電圧ＧＮＤが供給される。

第２図乃至第６図にはボンディングバンド、第２メタル
線については形状、大きさを示しているが、第１メタル
線及びトランジスタについては物理的形状ではなく、シ
ンボルとその接続状態のみを示している。

各トランジスタ１４．１５はＣ？ＩＯ３であり、Ｎチャ
ネルトランジスタ１４とＰチャネルトランジスタ１５と
によりインバータを構成している。

第２図に示している入力バッファ２は、ポンディングパ
ッド７がＬＳＩチップ１の最外周に位置するよう形成さ
れている。ボンディングバンド７よりＬＳＩチップ１の
内側位置には接地ラインの第２メタル線１０、電源ライ
ンの第２メタル線８，９及び接地ラインの第２メタル線
１１をその順に形成している。第２メタル線８，１０の
幅寸法（チップの内外側方向の寸法）は路間−であり、
第２メタル線９．１１の幅寸法は路間−である。そして
第２メタル線８，１０の幅寸法は第２メタル線９．１１
の幅寸法の半分で形成されている。そのため入力バッフ
ァの幅寸法は、後述する出力ハッファ３．入出力バッフ
ァ４の幅寸法より短く形成されている。

そして、接地ラインの第２メタル線１０及び電源ライン
の第２メタル線８の下にはトランジスタか存在せず、ま
た電源ラインの第２メタル線９の下にはＰチャネルトラ
ンジスタ１５が、接地ラインの第２メタル線１１の下に
はＮチャぶルトランジスタ１４が存在する。この両トラ
ンジスタ１４．１５によりインバータが形成されている
。ボンディングバンド７から第１メタル線１３を介して
与えられた信号は接続端子１６に与えられ、チップ内の
図示しない内部回路に与えられるようになっている。こ
のようにトランジスタ１４．１５が存在しない第２メタ
ル８．１０については、その幅寸法を大幅に短縮させて
いる。

第３図に示している出力バッファ３は、ホンディングバ
ンド７がチップの最外周に位置するよう形成されている
。ポンディングパッド７よりチップの内側位置には、接
地ラインの第２メタル線１０、電源ラインの第２メタル
綜８．９及び接地ラインの第２メタル線１１をその順に
形成している。これらの第２メタル線１０．　８．　９
．１１の各幅寸法は路間−に形成されている。接地ライ
ンの第２メタル線ＩＯ及び電源ラインの第２メタル線８
の下には、トランジスタ１４及び１５が存在し、出力ド
ライバである駆動能力が大きいインバータを構成してい
る。

電源ラインの第２メタル線９及び接地ラインの第２メタ
ル線１１にはトランジスタ１５及び１４が存在し、出力
ドライバをドライブするインバータを構成している。

ＬＳＩチップ１の内部回路からの信号は、２段のインバ
ータを介して接続端子１７から外部へ出力されるように
なっている。

第４図に示している入出力バッファ４は、入力バッファ
２と出力バッファ３との機能を備えており、ポンディン
グパッド７はチップの最外周に位置するよう形成されて
いる。ポンディングパッド７よりＬＳＩチップ１の内側
位置には、出力バッファ３と同様に、同様の第２メタル
１０．　８．　９．１１が形成されている。

第２メタル線１０及び８の下には、トランジスタ１４及
び１５が存在し、出力ドライバである駆動能力が大きい
インバータを構成している。第２メタル線９の下には２
つのトランジスタ１５．１５が存在し、第２メタル線１
１の下には２つのトランジスタ１４．１４が存在し、夫
々は出力ドライバである駆動能力が大きいインバータを
構成している。チップの内部回路からの信号は２段のイ
ンバータを通って接続端子１７から外部へ与えられる。

またポンディングパッド７に与えられた外部からの信号
をインバータを通って接続端子１６からＬＳＩチップ１
の内部回路に与えるようになっている。

第５図に示している電源ビン５は、ポンディングパッド
７がチップの最外周に位置するよう形成されている。ポ
ンディングパッド７よりチップ内側に位置する位置には
出力バッファ３と同様に同様の第２メタル線１０．　８
．　９．１１が形成されている。ポンディングパッド７
は第１メタル線１３及びピアホール１２を介して第２メ
タル線８，９と接続されている。このＮ’ｌｌピン５は
入出力ハノファ４と相隣して配置されて、第２メタル線
８．　９．１０゜１１により相互に接続され、電源電圧
ｖＣＣが入出カバソファ４に供給される。

第６図に示している接地ビン６はポンディングパッド７
がチップの最外周に位置するように形成されている。ポ
ンディングパッド７よりＬＳＩ　チップ１の内側位置に
は、電源ピン５と同様に同様の第２メタル線１０．　８
．　９．１１が形成されている。

ポンディングパッド７は第１メタル線１３及びピアホー
ル１２を介して第２メタル線１０．１１　と接続されて
いる。この接地ピン６は電源ピン５と同様に入出力ハッ
ファ４と相隣して配置されて、第２メタル線８．　９．
１０．１１により相互に接続され、接地電圧ＧＮＤが入
出力ハンファ４に供給される。

そして、これらの各ハンファ及び各ビンをＬＳＩチップ
１の周囲に配置するが、ＬＳＩチップｌの例えば一方の
長辺部のみに幅寸法が短い入力ハッファ２を配置し、チ
ップのそれ以外の各辺部には、入カバソファ２以外の出
カバソファ３、人出カバソファ４及びＮｇピン５、接地
ピン６を配置する。

そのため、ＬＳＩチップｌの一方の長辺部側の人出カブ
ロックが占有する面積を少なくできる。

そして幅寸法が異なっている入力ハッファ２の第２メタ
ル線８，１０と、入出力ハンファ４の第２メタル線８．
１０とは、ＬＳＩチップ１の４隅の領域で接続用の第２
メタル線を設けてその幅を変化させて、ＬＳＩチップ１
の一辺側の第２メタル線８゜１０と、それに相隣してい
る他の一辺側の第２メタル線８，１０とを接続する。ま
た出力ハッファ３及び入出力バス４の夫々の第２メタル
線８．　９．１０゜１１は同一線上に位置して相互に接
続できる。そしてＬＳＩチップ１の周囲に沿って第２メ
タル線８゜９、１０．１１を形成してＬＳＩチップ１の
最外周に沿った入出カブロックを形成することができる
。

〔発明の効果〕

以上詳述したように、入力ハッファにおけるトランジス
タが存在しない第２メタル線の幅寸法を短縮して、入カ
バソファの幅寸法を短縮したので千ノブの面積に対する
人出カブロックの面積を縮小できる。またその入力ハン
ファをチップの一辺側にのみ設けたのでチップの４隅部
分を利用して、幅寸法が長い他の出力ハンファ及び入出
力ハンファ等との接続が可能になる。

したがって本発明は、チップに内蔵しているトランジス
タ数が同じである場合は、従来のチップに比べてチップ
面積を小さくできてチップの小型化が図れる。換言すれ
ば従来と同様サイズのチップではより多くの内部回路を
内蔵することができる優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係る半導体装置のレイアウト図、第２
図はそれに用いる入力ハッファのレイアウト図、第３図
は出力ハッファのレイアウト図、第４図は人出カバソフ
ァのレイアウト図、第５図は電源ピンのレイアウト図、
第６図は接地ビンのレイアウト図、第７図は従来の入カ
バソファのレイアウト図、第８図はＬＳＩチンプのレイ
アウト図である。 ■・・・ＬＳＩチップ　２・・・入カハンファ　３・・
・出力ハノファ　４・・・入出力ハノファ　５・・・電
源ピン６・・・接地ビン　７・・・ポンディングパッド
１２・・・ピアホール　１４・・・Ｎチャネルトランジ
スタ１５・・・Ｐチャネルトランジスタ なお、図中、同一符号は同一、又は相当部分を示す。 代理人　　　大　　　岩　　　増　　　雄１　・ＬＳＩ
チップ ２・・・入力バッファ ３・・・出カバソファ ４・・人出力バツファ 第　　　１　　　図 第　　　２　　　図 第　　　３　　　図 第　　　４　　　図 第　　　５　　　図 第　　　６　　　図

Claims (1)

【特許請求の範囲】
1. （１）内部回路を備えるチップの周囲に、前記内部回路
   にチップの外部から信号を与える複数の第１の回路と、
   内部回路の信号をチップの外部に与える第２の回路と、
   チップの外部から信号を与え、内部回路の信号をチップ
   の外部に与える第３の回路とを備えている半導体装置に
   おいて、 前記第１の回路を、前記第２の回路及び第３の回路のい
   ずれの面積よりも小さい面積で形成しており、前記チッ
   プの一辺側のみに設けてあることを特徴とする半導体装
   置。