JPH04196237A - レイアウトパターン検証方法 - Google Patents
レイアウトパターン検証方法Info
- Publication number
- JPH04196237A JPH04196237A JP2326885A JP32688590A JPH04196237A JP H04196237 A JPH04196237 A JP H04196237A JP 2326885 A JP2326885 A JP 2326885A JP 32688590 A JP32688590 A JP 32688590A JP H04196237 A JPH04196237 A JP H04196237A
- Authority
- JP
- Japan
- Prior art keywords
- error
- drc
- arrow
- program
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000012795 verification Methods 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＬＳＩのレイアウトパターンを検証するシ
ステムに関するものである。
ステムに関するものである。
第４図は、従来のレイアウトパターン検証方法を示すフ
ローチャート図であり、図において（１）はレイアウト
エディタで作成されたレイアラトノ（ターンデータ、（
２）はレイアウトパターンデータ（１）を読込み素子認
識なとを行う素子認識プログラム、（３）は素子認識プ
ログラム（２）より作成されるデータヘース、（４）は
データヘース（３）をアクセスし設計基準違反チエｙり
を行うＤＲＣプログラム、（５）はＤＲＣプログラム（
４）でチェックする内容のスペックを記述したＤＲＣス
ペックファイル、（７）はＤＲＣプログラム（４）で出
力されたエラーの部分をデータヘース（３）より抽出し
ＣＲＴ画面または、プロットに表示するＤＲＣエラー表
示プログラムである。
ローチャート図であり、図において（１）はレイアウト
エディタで作成されたレイアラトノ（ターンデータ、（
２）はレイアウトパターンデータ（１）を読込み素子認
識なとを行う素子認識プログラム、（３）は素子認識プ
ログラム（２）より作成されるデータヘース、（４）は
データヘース（３）をアクセスし設計基準違反チエｙり
を行うＤＲＣプログラム、（５）はＤＲＣプログラム（
４）でチェックする内容のスペックを記述したＤＲＣス
ペックファイル、（７）はＤＲＣプログラム（４）で出
力されたエラーの部分をデータヘース（３）より抽出し
ＣＲＴ画面または、プロットに表示するＤＲＣエラー表
示プログラムである。
次に動作について説明する。レイアウトエディタで作成
されたレイアウトパターンデータ（１）を素子認識プロ
グラム（２）で検証に必要な情報を持つデータヘース（
３）を作成する。ＤＲＣスペックファイル（５）に記述
されている寸法でデータヘース（３）のポリゴン情報を
ＤＲＣプログラム（４）でチェックする。ＤＲＣプログ
ラム（４）でエラー出力された部分はエラー線分データ
の形でデータヘースに登録され、ＤＲＣエラー表示プロ
グラム（７）によってＣＲＴ画面または、プロットに出
力される。
されたレイアウトパターンデータ（１）を素子認識プロ
グラム（２）で検証に必要な情報を持つデータヘース（
３）を作成する。ＤＲＣスペックファイル（５）に記述
されている寸法でデータヘース（３）のポリゴン情報を
ＤＲＣプログラム（４）でチェックする。ＤＲＣプログ
ラム（４）でエラー出力された部分はエラー線分データ
の形でデータヘースに登録され、ＤＲＣエラー表示プロ
グラム（７）によってＣＲＴ画面または、プロットに出
力される。
従来のレイアウトパターン検証方法は以上のように行な
われているので、複雑な素子認識ポリゴンのチェック素
子の場合に、エラー表示たけては実際にチェックしてい
る部分かシステム使用者にわからない。そのため疑似エ
ラー等か発生した場合、システム管理者しかわからない
等の問題かあっｔこ。
われているので、複雑な素子認識ポリゴンのチェック素
子の場合に、エラー表示たけては実際にチェックしてい
る部分かシステム使用者にわからない。そのため疑似エ
ラー等か発生した場合、システム管理者しかわからない
等の問題かあっｔこ。
この発明は上記のような問題ヴを解消するｔ：めになさ
れたもので、ＤＲＣのエラーかとのポリゴンをチェック
して出力されたものか、容易に確認することかできるレ
イアウトパターン検証方法を得ることを目的とする。
れたもので、ＤＲＣのエラーかとのポリゴンをチェック
して出力されたものか、容易に確認することかできるレ
イアウトパターン検証方法を得ることを目的とする。
この発明に係るレイアウトパターン検証方法は、検証す
るレイアウトパターンデータを入力とし、ＤＲＣプログ
ラム実行後のエラー表示以外に対象となるポリゴン、及
びその実際チェックしている部分を矢印表示するように
したものである。
るレイアウトパターンデータを入力とし、ＤＲＣプログ
ラム実行後のエラー表示以外に対象となるポリゴン、及
びその実際チェックしている部分を矢印表示するように
したものである。
この発明における矢印表示は複雑な素子認識をしたＤＲ
Ｃを行うときＤＲＣエラー表示プログラムにより矢印表
示により対象ポリゴンを確認する。
Ｃを行うときＤＲＣエラー表示プログラムにより矢印表
示により対象ポリゴンを確認する。
以下、二の発明の一実施例を図について説明する。第１
図は発明の一実施例によるレイアウトパターン検証方法
のフローチャー＋−０てあり、図において（１１はレイ
アウトエディタで作成されるレイアウトパターンデータ
、（２）はレイアウトパターンデータ（１）を入力とし
素子認識なとを行う素子認識プログラム、（３）は素子
認識プログラム（２）により作成されるデータへ〜ス、
（４）はデータヘース（３）をアクセスし設計基準違反
チェックを行うＤＲＣプログラム、（５）はＤＲＣプロ
グラム（４）でチェックする内容のスペックを記述した
ＤＲＣスペックファイル、（６）はＤＲＣエラーポリゴ
ン間に矢印を表示するＤＲＣ矢印表示プログラム、（７
）はＤＲＣプログラム（４）で出力されたエラーの部分
をデータヘース（３）をアクセスしＣＲＴ画面または、
プロット表示するＤＲＣエラー表示プログラム、（８）
はＤＲＣプログラム（４）でエラーか発見された場合、
ＤＲＣ矢印表示プログラム（７）を実行するかどうかを
入力する標準入力装置である。第２図はこの発明の処理
のフローチャートであり図において、（９）は検証の対
象となるレイアウトパターンデータを読込むレイアウト
パターンデータ読込み処理部、αＤはデータ読込み処理
部（９）で読込まれたデータの素子・配線認識処理部、
０υはデータヘース作成処理部、０２はα０）で素子認
識されたデータをＤＲＣ処理するＤＲＣ実行処理部、α
３はＤＲＣエラーかあるかとうかを判定するエラー判定
処理部、ａ４１はエラー判定処理部０３でエラーかあっ
た場合ＣＲＴ画面等にエラー線分を表示するエラー表示
処理部、０９はエラー表示に対して矢印表示するかを判
定する矢印表示判定処理部、αＧは矢印表示判定処理部
で矢印表示する場合にＣＲＴ画面等に矢印表示する矢印
表示処理部である。第３図は矢印表示の例を示した面倒
てあり、図において０７）はＤＲＣ処理されたエラ一対
象ポリゴン例、０ａはＤＲＣエラー表示例、０９）は矢
印表示例、（支）は面倒の処理時のＤＲＣスペックファ
イル（５）の記述例であり、２レイヤ間の間隔チェック
を行っている。この例では八とＢの間隔が○μ以下なら
エラーになる。
図は発明の一実施例によるレイアウトパターン検証方法
のフローチャー＋−０てあり、図において（１１はレイ
アウトエディタで作成されるレイアウトパターンデータ
、（２）はレイアウトパターンデータ（１）を入力とし
素子認識なとを行う素子認識プログラム、（３）は素子
認識プログラム（２）により作成されるデータへ〜ス、
（４）はデータヘース（３）をアクセスし設計基準違反
チェックを行うＤＲＣプログラム、（５）はＤＲＣプロ
グラム（４）でチェックする内容のスペックを記述した
ＤＲＣスペックファイル、（６）はＤＲＣエラーポリゴ
ン間に矢印を表示するＤＲＣ矢印表示プログラム、（７
）はＤＲＣプログラム（４）で出力されたエラーの部分
をデータヘース（３）をアクセスしＣＲＴ画面または、
プロット表示するＤＲＣエラー表示プログラム、（８）
はＤＲＣプログラム（４）でエラーか発見された場合、
ＤＲＣ矢印表示プログラム（７）を実行するかどうかを
入力する標準入力装置である。第２図はこの発明の処理
のフローチャートであり図において、（９）は検証の対
象となるレイアウトパターンデータを読込むレイアウト
パターンデータ読込み処理部、αＤはデータ読込み処理
部（９）で読込まれたデータの素子・配線認識処理部、
０υはデータヘース作成処理部、０２はα０）で素子認
識されたデータをＤＲＣ処理するＤＲＣ実行処理部、α
３はＤＲＣエラーかあるかとうかを判定するエラー判定
処理部、ａ４１はエラー判定処理部０３でエラーかあっ
た場合ＣＲＴ画面等にエラー線分を表示するエラー表示
処理部、０９はエラー表示に対して矢印表示するかを判
定する矢印表示判定処理部、αＧは矢印表示判定処理部
で矢印表示する場合にＣＲＴ画面等に矢印表示する矢印
表示処理部である。第３図は矢印表示の例を示した面倒
てあり、図において０７）はＤＲＣ処理されたエラ一対
象ポリゴン例、０ａはＤＲＣエラー表示例、０９）は矢
印表示例、（支）は面倒の処理時のＤＲＣスペックファ
イル（５）の記述例であり、２レイヤ間の間隔チェック
を行っている。この例では八とＢの間隔が○μ以下なら
エラーになる。
次に動作について説明する。レイアウトパターンデータ
（１）はレイアウトパターンデータ読込み処理部（９）
によって読込まれる。読み込まれたデータは素子認識プ
ログラム（２）で検証に必要な情報を持つデータヘース
を作成する。次に、ＤＲＣ実行処理部０２によりＤＲＣ
プログラム（４）か実行される。ＤＲＣプログラム（４
）はＤＲＣスペックフフイル（５）に記述されている内
容に従い対象ポリゴンのＤＩｉ’Ｃを行う。ＤＲＣプロ
グラム（４）でエラーかあったのかを判定するためエラ
ー判定処理部０３で判定しエラーかなければ終了する。
（１）はレイアウトパターンデータ読込み処理部（９）
によって読込まれる。読み込まれたデータは素子認識プ
ログラム（２）で検証に必要な情報を持つデータヘース
を作成する。次に、ＤＲＣ実行処理部０２によりＤＲＣ
プログラム（４）か実行される。ＤＲＣプログラム（４
）はＤＲＣスペックフフイル（５）に記述されている内
容に従い対象ポリゴンのＤＩｉ’Ｃを行う。ＤＲＣプロ
グラム（４）でエラーかあったのかを判定するためエラ
ー判定処理部０３で判定しエラーかなければ終了する。
ここでエラーか発生していればエラー表示部０４でＤＲ
Ｃエラー表示プログラム（７）によりＣＲＴ画面等にエ
ラー出力される。対象エラーか容易にわからない場合矢
印表示するかを判定する矢印表示判定処理部して矢印表
示を実行しなければ処理を終了する。矢印表示をするか
しないかは標準入力装置（８）によりＹＥＳかＮＯを入
力することによって判断し、表示する場合は矢印表示処
理部ＯｅでＤＲＣ矢印表示プログラム（６）か実行され
ＣＲＴ画面に矢印表示される。
Ｃエラー表示プログラム（７）によりＣＲＴ画面等にエ
ラー出力される。対象エラーか容易にわからない場合矢
印表示するかを判定する矢印表示判定処理部して矢印表
示を実行しなければ処理を終了する。矢印表示をするか
しないかは標準入力装置（８）によりＹＥＳかＮＯを入
力することによって判断し、表示する場合は矢印表示処
理部ＯｅでＤＲＣ矢印表示プログラム（６）か実行され
ＣＲＴ画面に矢印表示される。
なお、上記実施例てはＤＲＣ矢印表示プログラム（６）
を設けたものを示したか、矢印表示の変わりにゲージ（
ものさし）をＣＲＴ画面に出力する様にしても、上記実
施例と同様の動作を期待てきる。
を設けたものを示したか、矢印表示の変わりにゲージ（
ものさし）をＣＲＴ画面に出力する様にしても、上記実
施例と同様の動作を期待てきる。
以上のように、この発明によれば複雑な処理で作成され
たポリゴンのＤＲＣを行った場合に出力されるエラーの
場合や疑似的に出力されるエラーの場合にＣＲＴ画面に
エラー表示のみてはなく ＤＲＣ箇所に矢印を表示する
ことかてきるのてエラー原因の追求か容易になる効果か
ある。
たポリゴンのＤＲＣを行った場合に出力されるエラーの
場合や疑似的に出力されるエラーの場合にＣＲＴ画面に
エラー表示のみてはなく ＤＲＣ箇所に矢印を表示する
ことかてきるのてエラー原因の追求か容易になる効果か
ある。
第１図はこの発明の一実施例によるレイアウトパターン
検証力・法を示すフローチャート図、第２図はこの発明
の処理フロー図、第３図はＤＲＣエラー例及び、矢印表
示例を示す説明図、第４図は従来のレイアウトパターン
検証方法のフローチャート図である。図において、（１
）はレイアウトパターンデータ、（２）は素子認識プロ
グラム、（３）はデータベース、（４）はＤＲＣプログ
ラム、（５）はＤＲＣスペックファイル、（６）は矢印
表示プログラム、（７）はＤＲＣエラー表示プログラム
、（８）は標準人力装置、（９）はレイアウトパターン
データ読込み処理部、α０）は素子・配線認識処理部、
αＤはデータヘース作成処理部、（１３はＤＲＣ実行処
理部、ｏ３はエラー判定処理部、α４はエラー表示部、
止は矢印表示判定処理部、ｏｅは矢印表示処理部、０７
）はエラ一対象ポリゴン例、囮はＤＲＣエラー表示例、
α９）は矢印表示例、■はＤＲＣスペックファイル記述
例である。 なお、図中、同一符号は同一、又は相当部分を示す。
検証力・法を示すフローチャート図、第２図はこの発明
の処理フロー図、第３図はＤＲＣエラー例及び、矢印表
示例を示す説明図、第４図は従来のレイアウトパターン
検証方法のフローチャート図である。図において、（１
）はレイアウトパターンデータ、（２）は素子認識プロ
グラム、（３）はデータベース、（４）はＤＲＣプログ
ラム、（５）はＤＲＣスペックファイル、（６）は矢印
表示プログラム、（７）はＤＲＣエラー表示プログラム
、（８）は標準人力装置、（９）はレイアウトパターン
データ読込み処理部、α０）は素子・配線認識処理部、
αＤはデータヘース作成処理部、（１３はＤＲＣ実行処
理部、ｏ３はエラー判定処理部、α４はエラー表示部、
止は矢印表示判定処理部、ｏｅは矢印表示処理部、０７
）はエラ一対象ポリゴン例、囮はＤＲＣエラー表示例、
α９）は矢印表示例、■はＤＲＣスペックファイル記述
例である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ＬＳＩのレイアウトパターン検証を行うにおいて、設
計基準違反をチェックする機能で、エラー表示と、実際
にチェックしているところに矢印を表示するようにした
ことを特徴とするレイアウトパターン検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326885A JPH04196237A (ja) | 1990-11-27 | 1990-11-27 | レイアウトパターン検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326885A JPH04196237A (ja) | 1990-11-27 | 1990-11-27 | レイアウトパターン検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196237A true JPH04196237A (ja) | 1992-07-16 |
Family
ID=18192835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2326885A Pending JPH04196237A (ja) | 1990-11-27 | 1990-11-27 | レイアウトパターン検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196237A (ja) |
-
1990
- 1990-11-27 JP JP2326885A patent/JPH04196237A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7552408B2 (en) | Method for performing design rule check on mask pattern data for an integrated circuit | |
| KR101892206B1 (ko) | 양방향 텍스트 검사기 | |
| JP2007265179A (ja) | レイアウト検証方法、レイアウト検証装置 | |
| CN115878371B (zh) | 一种数据校验方法、装置、系统、电子设备和存储介质 | |
| JP2006350420A (ja) | レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム | |
| JPH04196237A (ja) | レイアウトパターン検証方法 | |
| JP2005339204A (ja) | 情報処理装置およびプログラムのテスト方法 | |
| EP1153352B1 (en) | Method of hidden text detection and use in electronic document approval | |
| US6263477B1 (en) | Layout information generating apparatus and method thereof | |
| JPH1196200A (ja) | 半導体設計装置 | |
| JP2000298600A (ja) | ソフトウェア結合検査装置 | |
| JP5359626B2 (ja) | レイアウト検証方法及びレイアウト検証装置 | |
| JPS60179847A (ja) | 実配列および仮配列間の整合性チエツク方式 | |
| JP2001014362A (ja) | 図形検証方法、図形検証装置、及び記録媒体 | |
| JP2547486B2 (ja) | 半導体集積回路の配線接続情報の自動生成方法 | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| JP6144861B1 (ja) | チェック装置、チェック方法、プログラム、ならびに、非一時的なコンピュータ読取可能な情報記録媒体 | |
| JP3087319B2 (ja) | タイミング検証システム | |
| CN112347735A (zh) | 标准单元的检测方法和生成方法、介质、及设备 | |
| JP2002049505A (ja) | ソフトウェア結合検査装置 | |
| JP2523007B2 (ja) | カ―ド読み書き装置のチェック方法 | |
| JP2003163144A (ja) | テストパターン作成装置 | |
| JP2560545B2 (ja) | インタフェース検査処理装置 | |
| JPH01133176A (ja) | 論理回路ブロック切出しシステム | |
| JPH118313A (ja) | レイアウト検証装置及びレイアウト検証方法 |