JPH04192743A - 受信処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えばｌ５ＤＮ基本インクフェイスに従った
端末装置等に適用される受信処理装置に関する。

従来の技術 例えばｌ５ＤＮ回線におけるデータの伝送は、ＣＣＩＴ
Ｔの勧告に従い、バケット形式のデータの送受により行
われる。より具体的には、例えば受信時にば、網側のレ
イヤ２処理を行うＨｌ）　Ｌ　Ｃフレーム分解部に、最
小７オクテソＩ・から最大２６８オクテソＩ−の可変長
のデータがバケットとじて１６キロヒノｌ−／秒の伝送
速度で受信され、Ｉ（Ｄ　１．、　Ｃフレーム分解処理
が行われた後、端末側のその後の処理を行うアプリケー
ション部に最小３オクテツトから最大２６４オクデソト
の可変長のデータとして転送されるようになっている。

ところで、上記アプリケーション部にＨ））　Ｌ、　Ｃ
フレーム分解部から転送されるデータの入力処理を直接
行わせると、アプリケーション部の処理効率が低下し、
装置全体のデータ伝送効率が低下することになる。

そこで、従来の受信処理装置は、例えば第４図に示すよ
うな構成を成すことにより、伝送効率の向上を図ってい
る。

第４図において、２０１はＨＤＬＣフレーム分解部、２
０２ばアプリケーション部、２０２ａ〜２０２ｃはバッ
ファ、２０３はバッファ先頭アドレスレジスタ、２０４
は書き込みアドレスカウンタ、２０５は転送データ長カ
ウンタレジスタ、２０６は転送タイミング制御部である
。

」−記ハソファ先頭アドレスレジスタ２０３は、バッフ
ァ２０２ａ〜２０２Ｃのうち、次に転送されるデータが
格納されるバッファの先頭アドレスを保持するようにな
っている。

書き込みアドレスカウンタ２０４は上記先頭アドレスを
初期値とし、データが１オクテツト転送されるごとにイ
ンクリメントされる、バッファ２０２ａ〜２０２Ｃへの
書き込みアドレスを発生するようになっている。

転送データ長カウンタレジスタ２０５ば、データの転送
終了時に、転送したデータ長をアプリケーション部２０
２に通知するために格納するようになっている。

転送タイミング制御部２０６は、データの転送に先だっ
て、ＨＤ　Ｌ　Ｃフレーム分解部２０１からの受信要求
信号に基づき、書き込みアドレスカウンタ２０４に初期
値をロードするためのロート信号を出力し、転送データ
長カウンタレジスタ２０５にリセット信号を出力すると
ともに、アプリケーション部２０２にハス解放要求信号
を出力するようになっている。

また、データの転送中は、書き込みアドレスカウンタ２
０４、および転送データ長カウンタレジスタ２０５に、
データの転送りロック信号に同期したカウントアンプ信
号を出力するようになっている。

さらに、データ転送が終了してＨＤ　Ｌ　Ｃフレーム分
解部２０１から転送終了通知信号を受けると、最後のデ
ータが転送された後に、アプリケーション部２０２に対
してＤＭＡ転送終了通知信号を出力するようになってい
る。

このように構成されていることにより、アプリケーショ
ン部２０２が例えば既にバッファ２０２ａに転送された
データに対して処理を行っているときでも、次の転送デ
ータはバッファ２０２ｂにＤＭＡ転送される。すなわち
、アプリケーション部２０２では、データ処理と転送処
理とが並行して行われることにより、データの伝送効率
が向−］二するよ・うになっていた。

発明が解決しようとする課題 ところで、アプリケーションの種類によっては、転送デ
ータのほとんどが最大長の半分に満たないデータである
場合もある。しかしながら、データの転送開始時にはそ
のデータ長が判別できないため、上記従来の受信処理装
置では、最大長のデータに対応したバッファに転送デー
タを格納しなくてはならない。それゆえ、実際に転送さ
れるデータのデータ長に関わらず、各バッファ２０２ａ
・・・の記憶容量は最大長の２６４オクテツトの転送デ
ータを格納し得るように設定する必要がある。

したがって、従来の受信処理装置は、総記憶容量の大き
なバッファ領域が必要で、しかも、メモリの使用効率が
低くなりがちであるという問題点を有していた。

本発明は、上記の点に鑑み、バッファ領域に必要な記憶
容量を低減し、メモリの使用効率を向上させることがで
きる受信処理装置の提供を目的としている。

課題を解決するための手段 −に記目的を達成するため、本発明は、パケット形式の
データを受信する受信処理装置において、下位レイヤ装
置から上位レイヤ装置に転送されるデータを格納する、
記憶容量が最大転送データ長よりも小さい複数のバッフ
ァと、下位レイヤ装置から転送されるデータを、前記複
数のバッファのうちの１に格納させる一方、転送データ
のデータ長が選択されたバッファの記ｊｌ容量よりも大
きいことを検出したときに、続く転送データを他のバッ
ファに格納させる転送制御手段とを備えたことを特徴と
している。

作　　　　用 上記構成によれば、転送制御手段ば、下位レイヤ装置か
ら転送されるデータを複数のバッファのうちの１に格納
させる一方、転送データのデータ長が選択されたバッフ
ァの記憶容量よりも大きいことを検出したときに、続く
転送データを他のバッファに格納させる。

実施例 本発明の一実施例として、ｌ５ＤＮ回線の受信処理を行
う受信処理装置について説明する。

第１図は受信処理装置の構成を示すブロック図である。

第１図において、１０１はＨＤ　Ｌ　Ｃフレーム分解部
、１０２はアプリケーション部、１０２ａ〜１０２ｃは
記憶容量が８オクテツトの小バッファ、１０２ｄ・１０
２ｅは記憶容量が２６０オクテツトの大バッファ、１０
３ば小ハソファ先頭アドレスレジスタ、１０４は大ハソ
ファ先頭アドレスレジスタ、１０５は受信先頭アドレス
セレクタ、１０６は書き込めアドレスカウンタ、１０７
は転送データ長カウンタレジスタ、１０８は転送タイミ
ング制御部、１０９はバッファ切り換え制御部である。

上記小バッファ１０２ａ〜］０２Ｃ１および大バッファ
１０２ｄ１０２ｅは、それぞれＨＤ　ＬＣフレーム分解
部１０１からのデータ転送に先立ち、アプリケーション
部１０２のメモリ管理処理によって領域が確保されるよ
うになっている。

小ハソファ先頭アドレスレジスタ１０３、および大ハソ
ファ先頭アドレスレジスタ１０４は、それぞれ、小バッ
ファ１０２ａ〜１０２Ｃ１またば大バッファ１０２ｄ・
１０２ｅのうち、次に転送されるデータが格納されるバ
ッファの先頭アドレスを保持するようになっている。

受信先頭アドレスセレクタ１０５は、」二記小ハソファ
先頭アドレスレジスタ１０３、または犬ハソファ先頭ア
ドレスレジスタ１０４のいずれか一方に保持されている
先頭アドレスを選択するようになっている。

書き込みアドレスカウンタ１０６は上記受信先頭アドレ
スセレクタ１０５によって選択された先頭アドレスを初
期値とし、データが１オクテツト転送されるごとにイン
クリメントされる書き込みアドレスを発生するようにな
っている。

転送データ長カウンタレジスター０７は、データの転送
終了時に、転送したデータ長をアプリケーション部１０
２に通知するために格納するようになっている。

転送タイミング制御部１０８は、データの転送に先だっ
て、ＨＤ　Ｌ　Ｃフレーム分解部１０１からの受信要求
信号に基づき、転送データ長カウンクレジスター０７、
およびバッファ切り換え制御部１０９にリセット信号を
出力するとともに、アプリケーション部１０２にバス解
放要求信号を出力するようになっている。

また、データの転送中ば、書き込みアドレスカウンタ１
０６、および転送データ長カウンタレジスタ１０７に、
データの転送りロック信号に同期したカウントアンプ信
号を出力するようになっている。

さらに、データ転送が終了してＨＤ　Ｌ　Ｃフレーム分
解部１０１から転送終了通知信号を受けると、最後のデ
ータが転送された後に、アプリケーション部１０２に対
してＤＭＡ転送終了通知信号を出力するようになってい
る。

バッファ切り換え制御部１０９ば、上記転送タイミング
制御部１０８からのリセット信号に基づいて、受信先頭
アドレスセレクタ１０５に切り換え指示信号を出力して
小ハソファ先頭アドレスを選択させるとともに、書き込
めアドレスカウンタ１０６に初期値をロートするための
ロード信号を出力するようになっている。また、転送デ
ータを解析し、そのデータ長が小バッファ１０２ａ〜１
０２Ｃの記憶容量よりも大きいことを検出すると、受信
先頭アドレスセレクタ１０５に大ハソファ先頭アドレス
を選択させるとともに、書き込みアドレスカウンタ１０
６にロート信号を出力するようになっている。

」１記の構成において、受信処理が行われる際には、次
のような動作が行われる。

まず、アプリケーション部１０２は、ＨＤ　Ｌ　Ｃフレ
ーム分解部１０１からのデータ転送に先立ら、例えば小
バッファ１０２ａの先頭アドレス、および大バッファ１
０２ｄの先頭アドレスを、それぞれ小ハソファ先頭アド
レスレジスタ１０３、および大バッファ先頭アドレスレ
ジスタ１０４に出力する。

転送タイミング制御部１０８は、ＨＤ　Ｌ　Ｃフレーム
分解部１０１からデータ受信要求信号を受けると、転送
データ長カウンタレジスタとバッファ切り換え制御部１
０９とにリセット信号を出力する。

転送データ長カウンタレジスタ１０７ば、リセット信号
が入力されるとカウンＩ−値がリセッＩ・される。

一方、バッファ切り換え制御部１０９は、リセット信号
が入力されると受信先頭アドレスセレクタ１０５に切り
換え指示信号を出力して、小ハソファ先頭アドレスレジ
スタ１０３に保持されている小バッファｌ０２ａの先頭
アドレスを選択させる。また、書ぎ込みアドレスカウン
タ１０６にロード信号を出力して、上記小バッファ１０
２ａの先頭アドレスを初期値として保持させる。

また、転送タイミング制御部１０８は、アプリケーショ
ン部１０２にハス解放要求信号を出力し、アプリケーシ
ョン部１０２に小バッファ１０２ａ等を含むメモリのハ
スを解放させる。

次に、転送タイミング制御部１０８は、ＨＤ　１．。

Ｃフレーム分解部１０１からの転送りロック信月を受け
るごとに、転送データ長カウンタレジスタ１０７にカウ
ントアツプ信号を出力し、転送データ長カウンタレジス
タ１０７ばカウント値をインクリメントする。また、上
記カウントアツプ信号は、書き込みアドレスカウンタ１
０６にも入力され、書き込みアドレスカウンタ１０６は
、これに応じて書き込みアドレスをインクリメンＩ・す
る。

そこで、小バッファ１０２ａには、ＨＤ　Ｌ　Ｃフレー
ム分解部１０１から転送されるデータがＤＭＡ転送によ
り順次格納される。

一方、バッファ切り換え制御部１０９ば、受信クロック
信号に基づいて転送データを解析し、転送データ長が小
バッファ１０２ａの記憶容量よりも大きいかどうかを検
出し、必要に応じてバッフアの切り換えを行う。

上記検出は、より具体的には次のように行われる。

すなわち、ｌ５Ｉ）Ｎ回線においてＨＤ　１．、　Ｃフ
レーｌ、分解部１０１から転送されるデータは、例えば
第２図（ａ）〜（ｄ）に示すようなフォーマットを有し
、そのデータが呼制御情報であるか管理情報であるか等
によって、データ長、およびアドレスフィールドと制御
フィールドとに設定される値が定まるようになっている
。

そこで、バッファ切り換え制御部１０９は、アドレスフ
ィールドおよび制御フィールドを解析することによって
、転送されるデータのデータ長が、３．４．８オクテツ
ト、または３〜２６４オクテツトのいずれであるかを判
定する。そして、第２図（ｄ）に示すフォーマットのデ
ータであると判定された場合に、制御フィールドの転送
が行われた後、受信先頭アドレスセレクタ１０５に切り
換え指示信号を出力して大バッファ１０２ｄの先頭アド
レスを選択させるとともに、書き込みアドレ］３ スカウンタ１０６にロート信号を出力し°ζ上記先頭ア
ドレスを初期値として保持させる。

以下、転送データが、前記小バッファ１０２ａに格納さ
れる場合と同様に、順次インクリメントされる書き込み
アドレスカウンタ１０６からのアドレスに応じて、大バ
ッファ１０２ｄに格納される。一方、転送データ長寿ウ
ソタレジスタ１０７は、引続きデータ長のカウントを行
・う。

そして、ＨＤ　１．、　Ｃフレーム分解部１０１から転
送終了通知信号が出力されると、転送タイミング制御部
１０８は、アプリケーション部１０２にＤＭＡ転送終了
通知信号を出力する。

アプリケーション部１０２ば、転送データ長寿ウンタレ
ジスク１０７からの転送データ長を読み込んで保持する
とともに、次のデータ受信に備えて、新たな小バッファ
１０２ｂの領域をメモリに確保し、小バッファ先頭アド
レスレジスタ１０３に小バッファ１０２ｂの先頭アドレ
スを保持させる。また、上記のように大バッファ１０２
ｄが使用された場合には、新たな大バッファ１０２ｅの
領域も確保し、大バッファ先頭アドレスレシスク１０４
に先頭アドレスを保持させる。

次に、小バッファ１０２ａ〜１０２ｃ、および大バッフ
ァ１０２ｄ・１０２ｅの使用状態の推移の例を第３図（
ａ）〜（Ｃ）に基づいて説明する。

例えば、まず第２図（ｄ）に示すフォーマットのデータ
が転送された場合、第３図〈ａ）に示ずように、小バッ
ファ１０２ａおよび大バッファ１０２ｄが使用される。

さらに同じフォーマットのデータが転送された場合には
、第３１ｍ（＋））に示すように、小バッファ］　０２
ｂおよび大バッファ１０２ｅが使用される。

この場合でも、次に転送されるデータが第２図（ａ）〜
（Ｃ）に示すフォーマントのデータである場合には、そ
のデータを小バッファ１０２ｃに格納することかできる
。

また、最初に転送されたデータのうら、小バッファ１０
２ａに格納されているデータに対する処理が終了した場
合には、第３図（Ｃ）に示すように、ごの小バッファ１
０２ａを解放することができるので、さらにもうひとつ
第２図（ａ）〜（Ｃ）のフォーマットのデータを格納す
ることができる。

ごのように、データ長の小さいデータが転送される場合
には、小バッファ１０２ａ〜１０２Ｃだげしか使用され
ないので、データ転送の効率を低下させることなくバッ
ファ領域に必要な総記憶容量を低減することができる。

なお、上記実施例においては、データ長の検出をアドレ
スフィールドと制御フィールドとを解析することによっ
て行う例を示したが、これに限らず、例えは転送終了通
知信号が出力されることなく小バッファが満杯になった
かどうかによって行うようにしてもよい。

また、データ長が小バッファ１０２ａ・・・の記憶容量
よりも大きい場合に、アドレスフィールドおよび制御フ
ィールドだけを小バッファに格納する例を示したが、こ
れに限るものではない。例えば、転送データがアプリケ
ーション部１０２における呼制御処理に関するものであ
る場合には、処理が早期６．二終了するレイヤ３メソセ
ージ共通部までのデータを小バッファ１０２ａ・・・に
格納するようにすれば、そのデータに対する処理か終わ
った時点て小バッファ１０２ａ・・・だげを解放するこ
とかてきるので、小バッファ１０２ａ・・・の使用効率
を高めることかできる。

すなわち、バッファの大きさや、分割数、個数等は、転
送されるデータのフォーマット等によって定まるデータ
長の種類や頻度、データの−・部に対するアプリケーシ
ョン部１０２の処理か早期に終了するかどうか等に応じ
て設定すればよい。

また、−Ｆ記のようにバッファの先頭アドレスを保持す
る複数のレシスクを設けるものに限らず、複数の」き込
みアドレスカウンタを設け、それぞれの書き込めアドレ
スカウンタの初回値として、容量の異なるバッファの先
頭アドレスを保持させ、いずれかのアＦ’　ｌ／スカウ
ンタを選択的に用いるごとにより、各バッファを選択す
るようにしてもよい。

また、バッファ先頭アドレスレジスタ、および書き込み
アドレスカウンタをそれぞれひとつずつ設け、Ｉ）　Ｍ
　Ａ転送終了通知信−号を受けた後には、アプリケーシ
ョン部かバッファ先頭アドレスレジスタに小バッファの
先頭アドレスを保持させる一方、ハス解放要求信はを受
けた後には、大バッファの先頭アドレスを保持さ一已る
ようにしてもよい。

発明の効果 以−１，＝説明したように、本発明によれば、記憶容量
の合計が最大転送データ長以上の複数のバッファと、下
位レイヤ装置から転送されるデータを、複数のバッファ
のうちの１に格納させる一方、転送データのデータ長か
選択されたバッファの記１ａ琴量よりも大きいことを検
出したときに、続く転送データを他のバッファに格納さ
一已る転送制御１段とを備えていることにより、転送さ
ねるう一−夕のデータ」辷が１！１尺されたバッファの
泥土ａ容量よりも太きいときにだけ他のバッファが用い
らｆｑるので、最大長のデータに対応した複数（））バ
ッフγを設けなくてもよい。

したがって、ハ、ノファ’ｉｉ、ｉｌ域に必要な記憶容
量を低減し、メモリの使用効率を向」ニさせることがで
きるという効果を奏する。

【図面の簡単な説明】

第１図は受信処理装置の構成を示すブロック図、第２図
（ａ）〜（ｄ）は転送データのフォーマットの例を示す
説明図、第３図（ａ）〜（Ｃ）はバッファ使用状態の推
移の例を示す説明図、第４図は従来の受信処理装置の構
成を示すブロック図である。 １０１・・・ＨＤ　Ｌ　Ｃフレーム分解部、１０２・・
・アプリケーション部、１０２ａ〜１０２Ｃ・・・小ハ
ソファ、１０２　ｄ・１０２Ｃ・・・大ハソファ、１０
３・・・小ハソファ先頭アドレスレジスタ、１０４・・
・大バッファ先頭アドレスレジスタ、１０５・・・受信
先頭アドレスセレクタ、１０６・・・書き込みア）Ｓレ
スカウンタ、１０７・・・転送データ長カウンタレジス
タ、１０８・・・転送タイミング制御部、１０９・・・
ハソファ切り換え制御部

Claims (1)

【特許請求の範囲】
1. （１）パケット形式のデータを受信する受信処理装置に
   おいて、 下位レイヤ装置から上位レイヤ装置に転送されるデータ
   を格納する、記憶容量が最大転送データ長よりも小さい
   複数のバッファと、 下位レイヤ装置から転送されるデータを、前記複数のバ
   ッファのうちの１に格納させる一方、転送データのデー
   タ長が選択されたバッファの記憶容量よりも大きいこと
   を検出したときに、続く転送データを他のバッファに格
   納させる転送制御手段と を備えたことを特徴とする受信処理装置。