JPH04192551A - 半導体チップキャリア - Google Patents

半導体チップキャリア

Info

Publication number
JPH04192551A
JPH04192551A JP2326753A JP32675390A JPH04192551A JP H04192551 A JPH04192551 A JP H04192551A JP 2326753 A JP2326753 A JP 2326753A JP 32675390 A JP32675390 A JP 32675390A JP H04192551 A JPH04192551 A JP H04192551A
Authority
JP
Japan
Prior art keywords
metal body
heat
semiconductor chip
heat transfer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2326753A
Other languages
English (en)
Inventor
Koji Minami
浩司 南
Akitsugu Maeda
晃嗣 前田
Masaharu Ishikawa
正治 石川
Takeshi Kano
武司 加納
Toru Higuchi
徹 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2326753A priority Critical patent/JPH04192551A/ja
Publication of JPH04192551A publication Critical patent/JPH04192551A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、熱放散型の半導体チップキャリアに関するも
のである。
【従来の技術】
半導体の高密度化や高出力化などに伴って、半導体チッ
プからの発熱か高くなっており、半導体チ・ツブを実装
する半導体チップキャリアとして、半導体チップの発熱
を放熱することができるものが要求されている。 第3図はその一例を示すものであり、プリント配線板な
どで形成される絶縁基板1に伝熱金属体6を一方の表面
(上面)から突出するように取り付け、絶縁基板1の他
方の面(下面)に伝熱金属体6が底面となるキャビティ
凹所3を設けてこのキャビティ凹所3に半導体チップ4
が実装しである。絶縁基板1の表面には回路(図示省略
)が形成してあり、この回路の一端に半導体チップ4t
!:ワイヤー11等を介して接続すると共に絶縁基板1
に基部を埋入した端子12に回路の他端を接続するよう
にしである。そして伝熱金属体6の突出する表面にはヒ
ートシンク7を接合して取り付けである。このものにあ
って、半導体チップ4から発熱される熱は、伝熱金属体
6に伝えられると共に、さらにヒートシンク7に伝えら
れて放熱される。 そしてこの半導体チップキャリアの上面と下面にはエポ
キシ樹脂等の封止樹脂10によって封止か施されている
。この封止をおこなうにあたっては、第2図に示すよう
にモールド金型9内に半導体チップキャリアをセ・ソト
して、型閉めすることによって伝熱金属体6の絶縁基板
lから突出する表面をモールド金型9の内面に当接させ
、この状態でモールド金型9内に封止樹脂10を射出等
して注入することによっておこなわれている。伝熱金属
体6の表面をモールド金型9の内面に当接させることに
よって、伝熱金属体6の表面が封止樹脂10て被覆され
ないようにし、ヒートシンク7を設ける場合にはヒート
シンク7と伝熱金属体6との接合面積が小さくならない
ようにしているのである。
【発明か解決しようとする課題】
しかし、伝熱金属体6は一般に銅の表面に金をメツキし
て形成されているが、モールド金型9内に半導体チップ
キャリアをセットするにあたって、伝熱金属体6のモー
ルド金型9に接触する表面に傷が付き易い。そしてこの
伝熱金属体6のこの表面に傷か付いて凹凸が発生すると
、伝熱金属体6とヒートシンク7とを密着して接合させ
ることができなくなり、伝熱金属体6からヒートシンク
7への伝熱効率が低下して放熱性能が低下するおそれが
あると共に接合強度か低くなるという問題かあった。ま
た伝熱金属体6を形成する銅は比重が高く、半導体千ツ
ブキャリアの重量が重くなるという問題もあった。 本発明は上記の点に濫みて為されたものであり、伝熱金
属体の表面に傷が発生することを防止できると共に、軽
量に作成することができる半導体チップキャリアを提供
することを目的とするものである。
【課題を解決するための手段】
本発明に係る半導体チ・ツブキャリアは、半導体チップ
4が実装される絶縁基板1にその片側の表面から一部が
突出するようにアルミニウムで作成される伝熱金属体6
を埋設し、伝熱金属体6の突出表面にヒートシンク7を
接合して成ることを特徴とするものである。 伝熱金属体6の作成に用いるアルミニウムとしては、表
面をアルマイト処理したものが好ましい
【作 用】
本発明にあっては、伝熱金属体6分アルミニウl、て形
成しであるために、モールド金型等と接触しても伝熱金
属体6の表面は傷か付きに<<、伝熱金属体の表面にヒ
ートシンク7を密着させて接合することできる。アルミ
ニウムの表面にアルマイト処理を施しておくと表面硬度
が高まるために傷の発生を一層低減することができる。
【実施例】
以下本発明を実施例によって詳述する。 絶縁基板1は、銅箔を積層したエポキシ樹脂積層板など
の銅張り積層板を加工して得られるプリント配線板等に
よって作成されるものであり、第1図のように絶縁基板
1内には一方の表面(上面)に開口する放熱凹所5が設
けである。この放熱凹所5に伝9I!、金属体6の基部
を埋め込むことによって、伝熱金属体6の一部が絶縁基
板1の上面がら突出するように5伝熱金属体6を絶縁基
板]に取り付けである。この伝熱金属体6はアルミニウ
ムによって作成されるものてあり、アルミニラl、の表
面にはアルマイト処理を施しておくのが好ましい。また
絶縁基板1の他方の表面(下面)にはキャビティ凹所3
が設けてあり、キャビティ凹所3の底面は伝熱金属体6
によって形成されるようにしである。また絶縁基板1の
下面にはキャビティ凹所3を中心に放射状に複数本の回
路(図示省略〉が銅箔のエツチング加工などで作成しで
ある。ICチップなど半導体チップ4はキャビティ凹所
3内において伝熱金属体6の表面に実装されるものであ
り、半導体チップ4の外部接続端子部と回路の一端部と
の間に金線などのワイヤー11をボンディングして半導
体チップ4を回路に接続しである。絶縁基板1にはさら
に複数本の端子12.12・・・がその下面から突出す
るように基部を絶縁基板1に埋入して取り付けてあって
、各端子12は向路の他端部に接続してあり、半導体チ
ップ4は回路を介して端子12に接続されるようにしで
ある。 次ぎにエポキシ樹脂なとの封止樹脂10て封止成形をお
こなうにあたっては、伝熱金属体6や半導体チップ4を
取り付けた絶縁基板1を第2図に示すようにモールド金
型9内にセ・ソトし、絶縁基板1から突出する伝熱金属
体6の表面をモールド金型9の内面に押さえ付けて密着
させる。このようにセットした状態でモールド金型8内
に封止樹脂10を射出等して注入することによって、伝
熱金属体6の側方において絶縁基板1の上面を封止樹脂
10で封止するものであり、また同時に絶縁基板1の下
面においても半導体チップ4を被覆するように封止樹脂
10て封止をおこなうものである。 ここで、伝熱金属体6はアルミニウムで形成してあり、
しかも表面をアルマイト処理しであるために、伝熱金属
体6の表面をモールド金型9の内面に密着させても、伝
熱金属体6の表面は傷が付きにくい。従って伝熱金属体
6の表面が凹凸になることがなく、ヒートシ〕・り7を
第3図のように伝熱金属体6の表面に接合するにあたっ
て、伝熱金属体6とヒートシンク7とを密接させること
ができ、伝熱金属体6からヒートシンク7への伝熱効率
を高めることができると共にヒートシンク7の接合強度
を高めることができるものである。
【発明の効果】
上述のように本発明にあっては、伝熱金属体をアルミニ
ウムで形成しであるために、モールド金型等と接触して
も伝熱金属体の表面は傷が付きに<<、伝熱金属体の表
面にヒートシンクを密着させて接合することできるもの
であり、しがも伝熱金属体を形成するアルミニウムは比
重が小さく、半導体チップキャリアを軽量に作成するこ
とができるものである。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は同上の封
止成形の方法を示す断面図、第3図は同上の半導体チッ
プキャリアの断面図である。 1は絶縁基板、4は半導体チップ、6は伝熱金属体、7
はヒートシンクである。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体チップが実装される絶縁基板にその片側の
    表面から一部が突出するようにアルミニウムで作成され
    る伝熱金属体を埋設し、伝熱金属体の突出表面にヒート
    シンクを接合して成ることを特徴とする半導体チップキ
    ャリア。
  2. (2)伝熱金属体は表面をアルマイト処理したアルミニ
    ウムで作成されていることを特徴とする請求項1に記載
    の半導体チップキャリア。
JP2326753A 1990-11-27 1990-11-27 半導体チップキャリア Pending JPH04192551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2326753A JPH04192551A (ja) 1990-11-27 1990-11-27 半導体チップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2326753A JPH04192551A (ja) 1990-11-27 1990-11-27 半導体チップキャリア

Publications (1)

Publication Number Publication Date
JPH04192551A true JPH04192551A (ja) 1992-07-10

Family

ID=18191303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2326753A Pending JPH04192551A (ja) 1990-11-27 1990-11-27 半導体チップキャリア

Country Status (1)

Country Link
JP (1) JPH04192551A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012066925A1 (ja) * 2010-11-15 2014-05-12 日本電産サンキョー株式会社 電子機器
JP2018037677A (ja) * 2014-11-20 2018-03-08 日本精工株式会社 放熱基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201449A (ja) * 1983-03-09 1984-11-15 プリンテツド・サ−キツツ・インタ−ナシヨナル・インコ−ポレイテツド ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法
JPS6134990A (ja) * 1984-07-25 1986-02-19 イビデン株式会社 電子部品搭載用基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201449A (ja) * 1983-03-09 1984-11-15 プリンテツド・サ−キツツ・インタ−ナシヨナル・インコ−ポレイテツド ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法
JPS6134990A (ja) * 1984-07-25 1986-02-19 イビデン株式会社 電子部品搭載用基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012066925A1 (ja) * 2010-11-15 2014-05-12 日本電産サンキョー株式会社 電子機器
JP5670447B2 (ja) * 2010-11-15 2015-02-18 日本電産サンキョー株式会社 電子機器
JP2018037677A (ja) * 2014-11-20 2018-03-08 日本精工株式会社 放熱基板
JP2018037678A (ja) * 2014-11-20 2018-03-08 日本精工株式会社 放熱基板
JP2018037676A (ja) * 2014-11-20 2018-03-08 日本精工株式会社 放熱基板

Similar Documents

Publication Publication Date Title
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
US5610442A (en) Semiconductor device package fabrication method and apparatus
JP3895880B2 (ja) サーマルビアを備えたキャビティダウンicパッケージ構造
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US6143590A (en) Multi-chip semiconductor device and method of producing the same
US6306686B1 (en) Method of fabricating an electronic package with interconnected chips
US6873043B2 (en) Electronic assembly having electrically-isolated heat-conductive structure
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
JPH07254668A (ja) 高熱放出用の半導体パッケージ
US20060081980A1 (en) Integrated circuit package employing a heat-spreader member
EP1735830A2 (en) Multi-substrate circuit assembly
JPH09293808A (ja) 半導体装置
JPH04192551A (ja) 半導体チップキャリア
JPH0922970A (ja) 電子部品
JP2795063B2 (ja) 混成集積回路装置
JPH04196256A (ja) 半導体チップキャリア
JPH08130288A (ja) 半導体装置
JPH06204385A (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
US20230036197A1 (en) High power laminate rf package
JPH04124860A (ja) 半導体パッケージ
JP2504262Y2 (ja) 半導体モジュ―ル
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR100207901B1 (ko) 멀티칩 장착용 고방열 패키지의 제조 방법
JPS6379365A (ja) 半導体装置
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板