JPH0418861A - 同期引き込み安定化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） この発明は、テレビジョン信号受信機における同期引き
込み安定化回路に関する。

（従来の技術） テレビジョン放送信号を受信する機器には、同期引き込
み回路が設けられている。第５図は従来の同期引き込み
回路である。

入力端子１０１に供給されたテレビジョン信号は、水平
同期分離回路２０２及び垂直同期分離回路１０３に供給
される。水平同期分離回路２０２で分離された水平同期
信号は、水平検出回路（以下Ｈ検出回路という）１０４
に入力され、垂直同期分離回路１０３で分離された垂直
同期信号は垂直検出回路（以下Ｖ検出回路という）１０
８に入力される。

Ｈ検出回路１０４で検出されたＨ検出パルスは、２ｆＨ
カウンタ１０５、分周比決定回路１０６、同期確立判定
回路１１１に供給される。またＶ検出回路１０８で検出
されたＶ検出パルスは、２ｆＶカウンタ１０９、同期確
立判定回路１１１に供給される。２　ｒＨカウンタ１０
５は、分周比決定回路１０６からのデータをロードされ
て、４ｆｓｃ（ｆｓｃ：色搬送波周波数）を計数して、
外部からの水平同期信号に同期したタイミング信号を出
力し、これをタイミング発生回路１１０に供給する。

また２ｒＶカウンタ１０９は、クリアされたあと２ｒ）
ｌ（ｆ’Ｈ：水平周波数）のクロックを計数して外部か
らの垂直同期信号に同期したタイミング信号を出力し、
タイミング発生回路１１０に供給する。

タイミング発生回路１１０は、２ｒＨカウンタ１０５．
２ｒｖカウンタ１０９からの出力に対して、内部での発
振クロックを用いて発生している内部同期信号（Ｈ同期
判定用パルス、■同期判定用パルス）を位相同期させて
出力する。

同期確立判定回路１１１は、■同期判定用パルス、Ｈ同
期判定用パルス、■検出パルス、Ｈ検出パルスを用いて
、水平同期が同期状態であるかどうか、垂直同期か同期
状態であるかどうかを判定し、同期状態にあれば出力端
子１１２から同期状態（Ｈ）、非同期状態（Ｌ）を示す
判定信号を出力する。出力端子１１２から非同期状態（
Ｌ）を示す信号が出力されたときは、分周比決定回路１
０６から２ｆＨカウンタ１０５にデータがロードされ、
再度同期引き込みが行われる。

即ち、上記した同期引き込み回路は、同期状態では７〜
９Ｈの期間で、Ｈ検出パルスとＨ同期判定用パルスとの
位相を比較し、また７〜７．５Ｈの期間でＶ検出パルス
とＶ同期判定用パルスとの位相を比較している。

第６図は、正常な同期引き込み動作が行われているとき
のＶ検出パルス付近におけるタイミング信号を示してい
る。

同図（ａ）はライン番号を示し、同図（ｂ）は外部同期
信号、同図（ｃ）はＨ検出パルス、同図（ｄ）はＶ検出
パルス、同図（ｅ）はクランプパルス（ＣＬ　Ｐ　Ｖ）
を示している。

ところで、上記入力端子１０１に、ゴースト障害の生じ
たテレビジョン信号が到来すると、そのタイミングチャ
ートは、第７図に示すようになる。

第７図（ａ）はライン番号を示し、同図（ｂ）は外部同
期信号、同図（ｃ）はＨ検出パルス、同図（ｄ）はＶ検
出パルス、同図（ｅ）はクランプパルス（ＣＬ　Ｐ　Ｖ
）を示している。この場合は、垂直同期分離回路１０３
により同期分離された垂直同期信号から作成されるＶ検
出信号の立上りエツジは、第７図（ｃ）　　　（ｄ）に
示すように７〜７．５Ｈの期間内に存在せず、７．５〜
８Ｈの範囲に位相ずれを生じることがある。これは、正
規の位相位置に対して０．５Ｈ分のずれを生じたことを
意味する。このことは、２ｆＶカウンタ１０９のクリア
タイミングがずれることを意味する。特にゴースト障害
かあると、同期分離回路で分離した水平及び垂直同期信
号は、固定的に正規の位相からずれ、同期確立判定回路
もこれらの誤った同期信号に同期してしまうことがある
。

一方、タイミング発生回路１１０は各種のタイミングパ
ルスを発生しているが、１８Ｈ。

２８１ＨにおいてもＯＣＲ（ゴーストキャンセル基準）
波形を取り込むための取り込みパルスも発生している。

しかしこの取り込みパルスは、上述したように同期確立
判定が誤っていると、ＧＣＲ波形を正確な位置で取り込
もことができず、ゴースト判定も不正確となってしまう
。この結果、有効なゴースト除去が得られなくなるとい
う問題か生じる。ＧＣＲ波形は、正確には、第８図（ａ
）に示すような位置に挿入されているので、このタイミ
ングで正確に取り込みパルスを発生する必要かある。た
めである。しかし、上記のように２ｆ’Ｖカウンタ１０
９のクリアタイミングが狂ってしまう（■同期信号の正
規の立上り位相位置からずれる）と、第８図（ｂ）に示
すように取り込みパルスの位相かずれてしまい、正常な
ＯＣＲ波形の取り込みか不可能となってしまう。

（発明か解決しようとする課題） テレビジョン放送システムにおいて、複数の伝送経路に
よるいわゆるゴースト障害が発生した場合、テレビジョ
ン放送受信装置の同期引き込み回路では、分離した水平
、垂直同期信号が正規の位相位置で得られず、ゴースト
抜き取りのための出力パルスに位相ずれが生じることが
ある。特に、垂直帰線期間内の特定ラインの信号、例え
ばＧＣＲ波形を利用するゴースト除去装置ではゴースト
波形の正確な取り込みが行われず、ゴースト除去が効果
的に得られないという問題がある。

そこでこの発明は、同期引き込み回路から同期確立判定
か得られている状態であっても、その判断要素となる外
部同期信号と内部同期信号との位相状態を高精度で監視
し、内部同期信号の発生位相位置を修正制御できる同期
引き込み回路を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、テレビジョン信号から水平および垂直同期
信号を分離する同期分離手段と、この同期分離手段から
の垂直同期信号を波形整形した外部同期信号かクリア端
子に供給され、内部の発振手段で発生するクロックを計
数した計数出力を得るカウンタと、このカウンタの出力
を用いて内部同期信号を発生するタイミング発生手段と
、このタイミング発生手段からの内部同期信号と前記外
部同期信号のタイミングを比較して同期状態の確立判定
出力を得る同期確立判定手段とを具備した同期引き込み
回路において、 前記テレビジョン信号が供給され、前記垂直同期信号の
立上り又は立下り付近の差分値を前記水平周波数の２倍
の速度の単位で順次求め、この差分値をシフトレジスタ
により水平周波数の２倍でシフトすることにより、上記
シフトレジスタの各段の出力か最大値となる段を現す上
記制御信号を得るゲートタイミング制御手段と、前記外
部同期信号が前記カラ；・夕のクリア端子へ導入される
経路に設けられ、前記外部同期信号を水平周波数の±（
１／２）周期、±１周期分時間調整した信号を得るとと
もに、この信号のうちいずれか１つを前記制御信号によ
り選択的に導出するにあたって前記最大値の段に対応す
る信号を選択導出するゲート手段とを備えるものである
。

（作用） 上記の手段により、同期確立判定手段が、内部同期信号
と外部同期信号を比較して所定位相範囲内のずれで同期
状態の確立判定出力を得るようになされていても、上記
ゲートタイミング制御手段はさらに外部同期信号の位相
ずれを監視してゲート手段においてその位相ずれを修正
して、同期確立判定手段から発生している各種タイミン
グパルスの位相を、外部同期信号と内部同期信号とが正
確に位相一致している状態と同じ位相状態に収束させる
ことができる。つまり、垂直同期信号付近で１．７２Ｈ
毎にサンプルした差分値を求めると、比較的ゴーストに
影響されずに垂直同期パルスの立ち上かり又は立下り位
相を差分の最大値として知ることかできる。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。第５図に示した従
来の同期引き込み回路と同一の部分には同一符号を付し
て説明する。入力端子１０１に導入されたテレビジョン
信号は、水平同期分離回路１０２、垂直同期分離回路１
０３に供給されるとともに、アナログデジタル（Ａ／Ｄ
）変換器２０１に供給される。水平同期分離回路１０２
、垂直同期分離回路１０３から後段の回路構成は、第５
図の回路と略同様である。なお分周比決定回路１０６に
ついてさらに説明を加えると以下のようになる。同期確
立パルスｅがハイレベル″Ｈ′となった（同期非確立状
態）とき、Ｈ検出パルスａか人力されると、２ｆＨカウ
ンタ１０５で作られたＨパルスｄとタイミング発生回路
１１０から出力される位相比較期間を示すパルスｂによ
り、Ｈ検出パルスａとＨパルスｄの位相が比較され、進
み位相が遅れ位相かによりにより、２ｆＨカウンタ１０
５を所定値にロードするタイミングをロードパルスＣで
変えるようになっている。

Ａ／Ｄ変換器２０１で量子化されたデジタルビデオ信号
は、ラッチ回路２０２に供給されるとともに、減算器２
０３に供給される。減算器２０３は、ラッチ回路２０２
の出力からＡ／Ｄ変換器２０１の出力を減算し、その差
分出力をラッチ回路２０４に供給する。ラッチ回路２０
４．２０５．２０６．２０７は、従属接続されてシフト
レジスタを構成している。ラッチ回路２０２．２０４〜
２０７は、端子２１１に供給されるクロック（２ｆＨ’
）により駆動される。ここでラッチ回路２０４〜２０７
の格段の出力は、最大値検出回路２０８に入力されてい
る。

最大値検出回路２０８は、入力のうち最大値を検出し、
最大値に対応する出力ビットを“１゜その他を０”とし
て出力する。ここで最大値検出回路２０８が出力を得る
タイミングは、端子２１２に供給されるタイミングパル
スｆＶ’である。このタイミングパルスｒ■゛は、垂直
周期であり、そのパルス幅は２Ｈである。最大値検出回
路２０８は、このタイミングパルスｆＶ’の立ち上がり
てシフトレジスタの各段のデータをラッチして、最大値
を検出する。なお、クロック２ｒＨ’　、ｆＶ’は、タ
イミング発生回路１１０において作成されている。

最大値検出回路２０８からの出力は、制御信号としてゲ
ート回路２２０に供給される。このゲート回路２２０は
、■検出回路１０８と２ｆＶカウンタ１０９のクリア入
力端子との間に設けられており、■検出パルスをシフト
レジスタによりシフトして、遅延時間が異なる複数のＶ
検出パルスを作成し、前記制御信号に応じていずれか１
つを選択して導出し、２ｆ’Ｖカウンタ１０９のクリア
端子に供給する回路である。

第２図は、上記ゲート回路２２０の構成例を示している
。

入力端子２２１にはＶ検出パルスが導入されラッチ回路
２２２に供給される。ラッチ回路２２２．２２３．２２
４．２２５．２２６は縦列接続され、シフトレジスタを
形成している。ラッチ回路２２２．２２３．２２５．２
２６の出力は、セレクタ２２７に供給され、このセレク
タ２２７で選択された１つの出力は、セレクタ２２８の
一方の入力端子に供給される。このセレクタ２２８の他
方の入力端子には、ラッチ回路２２４の出力が供給され
ている。ラッチ回路２２２〜２２６は、端子２３０から
供給される２ｆＨのパルスにより駆動されている。

ここで、ラッチ回路２２４の出力の位相を中心位相を０
とすると、ラッチ回路２２３の出力位相は０．５Ｈ遅延
（−０，５Ｈ）　　ラッチ回路２２２の出力位相はＩＨ
遅延（−１Ｈ）しており、ラッチ回路２２５の出力位相
は０．５Ｈ進み（０，５Ｈ）　、ランチ回路２２６の出
力位相はＩＨ進み（ＩＨ）位相である。

セレクタ２２７には、先の最大値検出回路２０８からの
４ビツトの制御信号が与えられ、セレクタ２２８には、
残りの１ビツトがアンド回路２２９を介して供給される
。アント回路２２９の制御端子には、同期確立判定回路
１１１からの判定出力か供給されている。同期確立判定
回路１１１から同期確立を示す判定出力（ハイレベル）
か得られているときは、アンド回路２２９は、制御信号
に応してセレクタ２２８を制御する。

第３図は、正常動作時の各部の信号状態を示している。

同図（ａ）は人力ビデオ信号の波形であり、同ｅ（ｂ）
１．ｔ、ラッチ回路２０４．２０５．２０６．２０７に
供給する２ｒＨ’のラッチパルスである。

同図（ｃ）は、最大値検出回路２０８の人力データであ
り、同図（ｄ）は最大値検出回路２０８に供給されるタ
イミングパルスｒｖ′である。同図（ｅ）は最大値検出
回路２０８から得られた各ビット出力Ｍａ、Ｍｂ、Ｍｃ
、Ｍｄ、Ｍｅであり、この例では、Ｍ　ｃが１で他は０
である。また、同図（ｆ）は判定出力であり／％イレベ
ルである。このときは、セレクタ２２８は、ラッチ回路
２２４からの出力を選択して導出する。このときは、外
部同期信号と内部同期信号とが正確に位相一致している
ものとして、２ｒＶカウンタ１０９をクリアすることに
なる。

第４図は、外部同期信号に位相ずれが生じた場合の例を
示している。このときは、内部のタイミング信号に対し
て外部同期信号の位相はずれることになる。よって、第
４図（ａ）〜（ｆ）に示すようなタイミングチャートに
なり、最大値検出回路２０８の出力Ｍ　ａ　、　Ｍ　ｂ
　、　Ｍ　ｃ　ＳＭ　ｄ　ＳＭ　ｅは例えば０，１．０
．０．０となる。この制御信号の内容は、外部同期信号
か０．５Ｈ遅れたことを意味する。すると、アンド回路
２２９は出力Ｏとなりセレクタ２２８に対してセレクタ
２２７からの出力を選択させる。またセレクタ２２７は
、この場合は、上記遅れ分を修正するために、う・ソチ
回路２２３の出力を選択する。

これにより、■検出パルスが内部同期信号に対して０．
５Ｈ遅れてもゲート回路２２０において２ｒ■カウンタ
１０９のクリアタイミングがやはり０．５Ｈ修正される
ことになり、内部同期信号もこれに追従することになる
。

従来の回路であると、クリアパルスがゴーストの位置で
発生してしまうか、あるいはゴーストにより同期信号か
乱されたために誤った位置でクリアパルスか発生するこ
とがあり、２ｆＶカウンタ１０９のクリアタイミングを
狂わせることがあったか、この実施例であると、差分値
を求めて最も差分値の大きい位相位置を測定しているの
で、レベルの小さいゴーストに応答することが防止され
る。つまり、最大値検出回路２０８から出力される制御
信号は、正確な同期信号位相位置を示すことになり、こ
の位相位置にクリアノくルスを０．５Ｈ単位で修正でき
るものである。これにより、タイミング発生回路１１０
は、正常な位相位置てＧＣＲ波形の取り込みパルスを発
生することになる。なおタイミングパルス発生回路１１
０は、２ｆＶカウンタ１０９．２ｆＨカウンタ１０５か
らのタイミング信号を用いて、システムで必要なタイミ
ング信号を作成しており、論理回路群で構成されている
。また同期確立判定回路１１１の判定出力は、同期確立
状態か否かを示すものであるか、ある程度の同期状態か
確立していれば問題ないような信号処理回路、例えば音
声ミューティング回路のミューティング信号、高圧発生
回路などへの同期パルス供給を制御するために用いられ
る。

なお上記の説明は、とくに垂直同期信号の処理系統につ
いて説明し、タイミング発生回路１１０はＧＣＲ波形の
取り込みパルスを発生に関係しているとして説明した。

しかし、この発明の考えは、このような関係の同期信号
とパルスとの関係に限らず、周期的に伝送されてくる外
部同期信号と、タイミング発生回路内部で発生している
内部同期信号との関係において、外部同期信号の検出パ
ルスか外乱により乱された場合にも適用できるものであ
る。

［発明の効果コ 以上説明したようにこの発明によれば、同期引き込み回
路から同期確立判定か得られている状態であっても、そ
の判断要素となる外部同期信号上内部同期信号との位相
状態を高精度で監視し、内部同期信号の発生位相位置を
修正制御でき、内部で発生しているタイミングパルスを
利用する回路の動作を正確にすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図のゲート回路の例を示す回路図、第３図および第４
図はこの発明の回路の動作を説明するために示したタイ
ミングチャート、第５図は従来の同期引き込み回路を示
す回路図、第６図乃至第８図は従来の同期引き込み回路
の問題点を説明するために示したタイミングチャートで
ある。 ］０２・−水平同期分離回路、１０３・・・垂直同期分
離回路、１０４・・・Ｈ検出回路、１０５・・・２ｆＨ
カウンタ、１０６・・・分周比決定回路、１０８・・・
■検出回路、１０９・・・２ｆＶカウンタ、１１０・・
・タイミング発生回路、１１１・・・同期確立判定回路
、２０１・・Ａ／Ｄ変換器、２０２．２０４〜７・・・
ラッチ回路、 ３・・・減算器、 つ ０　・・・ ゲー ト回路、 ０８・・・最大値検出回路。

Claims (1)

1. 【特許請求の範囲】 テレビジョン信号から水平および垂直同期信号を分離す
   る同期分離手段と、この同期分離手段からの垂直同期信
   号を波形整形した外部同期信号がクリア端子に供給され
   、内部の発振手段で発生するクロックを計数した計数出
   力を得るカウンタと、このカウンタの出力を用いて内部
   同期信号を発生するタイミング発生手段と、このタイミ
   ング発生手段からの内部同期信号と前記外部同期信号の
   タイミングを比較して同期状態の確立判定出力を得る同
   期確立判定手段とを具備した同期引き込み回路において
   、 前記テレビジョン信号が供給され、前記垂直同期信号の
   立上り又は立下り付近の差分値を前記水平周波数の２倍
   の速度の単位で順次求め、この差分値をシフトレジスタ
   により水平周波数の２倍でシフトすることにより、上記
   シフトレジスタの各段の出力が最大値となる段を現す上
   記制御信号を得るゲートタイミング制御手段と、 前記外部同期信号が前記カウンタのクリア端子へ導入さ
   れる経路に設けられ、前記外部同期信号を水平周波数の
   ±（１／２）周期、±１周期分時間調整した信号を得る
   とともに、この信号のうちいずれか１つを前記制御信号
   により選択的に導出するにあたって前記最大値の段に対
   応する信号を選択導出するゲート手段とを具備したこと
   を特徴とする同期引き込み安定化回路。