JPH04186801A

JPH04186801A - 薄膜抵抗体ならびにそれを内蔵した多層回路基板の製造方法

Info

Publication number: JPH04186801A
Application number: JP2314046A
Authority: JP
Inventors: Eiji Matsuzaki; 永二松崎; Yasunori Narizuka; 康則成塚; Seiji Ikeda; 池田　省二
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-11-21
Filing date: 1990-11-21
Publication date: 1992-07-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は薄膜抵抗体の製造方法に係り、特に、クロム（
Ｃｒ）、硅素（Ｓｉ）、酸素（Ｏ）を主成分とした薄膜
抵抗体の製造方法に関する。

〔従来の技術〕

近年の計算機や通信機器等の分野では高速化。

高集積化の要求が高まり、超高速の集積回路チップを、
直接、搭載させた多層回路基板の開発が進められている
。この多層回路基板には、日経マイクロデバイス誌１９
８９年１２月号、第５６頁乃至第６０頁に記載のように
、インピーダンス整合用の終端抵抗素子を組み込む試み
がなされている。薄膜抵抗体をこの終端抵抗素子として
多層回路基板に組み込む場合には、多くの抵抗素子を高
密度で実装する必要があり、その上抵抗値の絶対精度が
要求される。言い換えれば、抵抗値の基板内分布のみな
らず基板間ばらつきに対する許容幅が狭い。抵抗値を揃
える方法はレーザトリミング法などが従来より用いられ
てきた。第７図に示すように、この方法は抵抗値調整用
の抵抗パターン１′（以下、トリミングパターンと呼ぶ
）を設け、このトリミングパターンをレーザ切断するこ
とによって抵抗値調整を行うものである。図において、
（Ａ）は抵抗体のパターン形状を、（Ｂ）は（Ａ）図の
八−へ′断面を、（Ｃ）図は等価回路を示し、１００は
絶縁性下地を、１は抵抗薄膜を、３と４は電極を、　１
′は抵抗薄膜からなるトリミングパターンを示す。この
方法に関しては、例えば、日立評論６１　（１９７９）
第６７頁から第７２頁において論じられている。しかし
、この方法にはトリミングパターンを必要とするため、
素子面積が大きくなるなど抵抗素子の高密度実装には不
適であり、また、薄膜抵抗体を多層配線間に形成した場
合に適用が難しいなどの問題があった。

抵抗素子を高密度で形成する方法としては第８図に示し
たようにパターン形状を円形（抵抗値決定領域はドーナ
ツツ状になる）とする方法が考えられる。この場合には
、高い固有抵抗率をもった均一な抵抗薄膜を再現性良く
形成し、電極パターン寸法精度を高く保つ必要がある。

このため、発明者らは固有抵抗率の高い抵抗薄膜として
Ｃｒ、Ｓｉ、Ｏを主成分とする薄膜の適用を考えたが、
抵抗値の基板内分布は得られたものの基板間ばらつきが
大きく、また、抵抗体１＜ターンを円形番こした場合に
は、レーザトリミングなど番こよる抵抗イ直調整が困難
であるという問題があった。

〔発明が解決しようとする課題〕

上記従来技術は、熱処理による抵抗値の安定イヒについ
ては考慮されていたが、抵抗薄膜の成膜再現性の難しさ
や加工寸法精度のばらつき（こよる抵抗値の基板間ばら
つきに関しては考慮力でなされておらず、抵抗値に対し
て絶対精度力で要求される薄膜抵抗体を高密度で形成す
ることが困難であるなどの問題があった。

本発明の目的は、抵抗値に対して絶対精度力で要求され
る薄膜抵抗体の高密度形成を可能番こするために、抵抗
値調整の可能な薄膜抵抗体の製造方法を提供することに
ある。

本発明の他の目的は、薄膜抵抗体を終端抵抗として内蔵
させた多層配線基板を高歩留ま）Ｊで製造できる多層配
線基板の製造方法を提供すること番こある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は製造工程の中に複
数工程の加熱処理工程を設け、少なくとも一つの加熱処
理工程は薄膜抵抗体の安定化のために行い、他の少なく
とも一つの加熱処理工程は薄膜抵抗体の抵抗値調整を行
うようにしたものである。

さらに、薄膜抵抗体の抵抗値調整を確実に行うために、
前記薄膜抵抗体の安定化を目的とした加熱処理によって
決定される前記薄膜抵抗体の抵抗値を仕様値より低めの
値とし、抵抗値調整を目的とした加熱処理によって前記
薄膜抵抗体の抵抗値を増加させるようにしたものである
。

さらに、終端抵抗を内臓させた多層回路基板の製造歩留
まりを高くするために、薄膜抵抗体を多層回路基板に内
蔵させてから加熱処理を行って抵抗値調整を行うように
した。

〔作用〕

Ｃｒ、　Ｓｉ、０を主成分とする薄膜を抵抗層とした薄
膜抵抗体の熱処理による抵抗値変化の一般的傾向を第６
図に示す。第６図に示したように、Ｃｒ、　Ｓｉ、○を
主成分とする薄膜を抵抗層とした薄膜抵抗体は加熱処理
により抵抗値が変動する。

そして、それぞれの加熱温度に対して極小の抵抗値を示
す加熱時間が存在し、加熱による最大の抵抗変化率はほ
ぼ同じ値を示す傾向にある。薄膜抵抗体形成後の製造プ
ロセスやデバイス動作における抵抗値の変動を抑えるた
めに、高温加熱処理を行って抵抗値を安定な領域まで変
化させてしまうのが熱処理安定化工程である。

第６図（Ｂ）に従って本発明による抵抗値調整の原理を
説明する。

加熱温度をＴ１、加熱時間をｔｌとして薄膜抵抗体の加
熱処理を施し熱処理安定化を行う。この時、薄膜抵抗体
の抵抗値がＲ８からＲ１に減少したとする。加熱処理に
よる抵抗値調整は次のようになる。

（Ａ）　　熱処理安定化後の抵抗値Ｒ３が仕様値Ｒ２よ
り高めである場合、加熱温度をＴ２、加熱時間を（１２
−１，）として加熱処理を施すことにより抵抗値を低く
し、仕様値Ｒ２とすることができる。

（Ｂ）　　熱処理安定化後の抵抗値Ｒ１が仕様値Ｒ３よ
り低めである場合、加熱温度をＴ１、加熱時間を（ｔ３
ｔ＋）として加熱処理を施すことにより抵抗値を高くし
、仕様値Ｒ３とすることができる。

以上より本発明の採用により薄膜抵抗体の抵抗値調整が
可能になることがわかる。しかし、上記（Ａ）の場合に
は、熱処理安定化工程で抵抗値が極小となるまでは変化
してはおらず、抵抗値の安定化の意味で問題となる場合
も考えられる。従って、（Ｂ）の場合となるようにして
抵抗値調整を行うことが確実といえる。すなわち、薄膜
抵抗体の安定化を目的とした加熱処理によって決定され
る抵抗値を仕様値より低めの値となるようにし、抵抗値
調整を目的とした加熱処理によって薄膜抵抗体の抵抗値
を増加させて抵抗値調整を行った方が良い。

また、抵抗値が極小となる加熱時間を十時間未満になる
ようにするためには、加熱温度を２５０℃〜４５０℃と
した方がよい。熱処理による抵抗変化速度などから抵抗
値調整のし易さを考えると、加熱温度を３００℃〜４０
０℃とするのが良い。

また、薄膜抵抗体を終端抵抗として多層回路基板に内蔵
させる場合には、多層回路基板製造プロセスが長く、厳
しい熱履歴を受けることも考えられる。それ故、多層回
路基板の薄膜多層部を形成後に機能トリミング的に加熱
処理による抵抗値調整を行うことが有効である。

〔実施例〕

〈実施例１〉以下、本発明の一実施例を第１図と第２図および第６図
（Ｂ）により説明する。第１図は本発明を適用した薄膜
抵抗体の製造方法の基本的なプロセスを、第２図は本発
明によるプロセスにおける抵抗値調整と本発明の効果を
、第６図（Ｂ）は本発明における抵抗値調整の原理を示
したものである。

まず、第１図に従って本発明を適用した薄膜抵抗体の製
造プロセスを説明する。

（１）下地基板の準備：　薄膜抵抗体を形成する基板１
００の表面を中性洗剤やアルコールで洗浄して基板表面
を清浄にする。

（２）抵抗層・電極層の形成：　ｃｒとＳ　ｉ、　Ｏを
主成分とする薄膜を、アルミニウム（ＡＱ）からなる薄
膜をそれぞれ抵抗層１・電極層２としてスパッタリング
法などの手法により順次成膜する、（３）抵抗層・電極
層のフォトエツチング：　周知のフォトエツチング法に
より抵抗層１と電極層２を加工して電極パターン３．４
と抵抗体パターン（図示せず）を形成する。

（４）保護層パターンの形成：　ポリイミドやシリコン
酸化膜・シリコン窒化膜などからなる絶縁層を形成し、
周知のフォトエツチング法等によりスルーホール等を設
けて保護層５とする。

（５）熱処理安定化：　例えば、３５０’Ｃ〜４００’
Ｃの温度で二時間の加熱処理を施す。これにより、デバ
イス動作温度での薄膜抵抗体の抵抗値変動を抑制する。

（６）加熱処理による抵抗値調整：　薄膜抵抗体の抵抗
値を測定する。測定した抵抗値が仕様値と異なった場合
には、加熱処理を施して抵抗値を測定する。そして、測
定した抵抗値が仕様値の範囲内になるように加熱処理と
抵抗値測定を繰り返す。この例では加熱処理と抵抗値測
定を交互に繰り返すことによって抵抗値調整を行ってい
るが、抵抗値を測定しながら加熱処理を行うとさらに効
率的な抵抗値調整とすることができる。例えば、ポリイ
ミド膜上に形成した薄膜抵抗体の抵抗値に対する仕様値
を満足するための熱処理安定化工程による抵抗変化率が
一３０％、実際の熱処理安定化工程における抵抗変化率
が一３３％である場合、３７０℃の温度で−、二時間の
加熱処理を施すことによって抵抗値を増加させ仕様値を
満足させることができた。この様子を示したのが第２図
（Ａ）である。すなわち、抵抗層１を形成した時の抵抗
値“初期抵抗パは抵抗層１・電極層２のフォトエツチン
グなどによる加工により゛′素素子後後抵抗まで減少し
、さらに、熱処理安定化工程により゛°熱熱処理安定後
後抵抗まで大きく減少し、抵抗値は安定なものとなる。

゛熱処理安定化後抵抗パが仕様値の範囲内であれば問題
は無いが、図のように仕様値より低くなった場合には加
熱処理によって抵抗値を増加させ、°“抵抗値調整後抵
抗″として薄膜抵抗体の抵抗値に対する仕様値を満足さ
せる。

本発明を適用した部分は工程（５）と（６）で複数の加
熱処理工程を積極的に設け、加熱処理工程の少なくとも
一つは熱処理安定化を目的に、加熱処理工程の少なくと
も一つは抵抗値調整を目的に行うようにした点にある。

薄膜抵抗体の抵抗値分布をロット毎にまとめたものが第
２図（Ｂ）である。熱処理安定化を目的とした加熱処理
工程のみしか含まない従来の製造プロセスによる薄膜抵
抗体の抵抗値は、従来例１〜従来例■に示したように、
ばらつきが大きく、抵抗値の中心値もずれてしまうこと
が多かった。これに対し、本発明を適用したプロセスに
より製造した薄膜抵抗体の抵抗値はばらつきが小さく、
中心値もずれることがほとんど無かった。抵抗の中心値
を数十オームとし、この抵抗値ばらつきを±５％以内に
することは比較的容易である。この理由は従来プロセス
では太きかった基板間ばらつきが著しく改善されたこと
による。これについて簡単に説明する。従来、プロセス
によって製造した薄膜抵抗体の抵抗値の基板間ばらつき
が大きい原因を発明者らが調べた結果、抵抗膜の膜厚・
膜質の基板間ばらつき、熱処理安定化における加熱処理
温度のばらつきにより抵抗値が変化していることが分か
った。それに対し、Ｃｒ　ｓ　Ｓ　１−、○を主成分と
する抵抗膜の膜組成や膜密度、膜構造を調整することに
より、デバイス動作温度より十分高い温度での加熱処理
を施すと第６図（Ｂ）に示すようなＵ字型の“抵抗値−
加熱処理時間”曲線を得られ、この特性を利用すること
により薄膜抵抗体の抵抗値を増減できることを見出した
。本発明では、これにより素子化した薄膜抵抗体の抵抗
値を基板、あるいは、チップごとに加熱処理による抵抗
値調整を行い、基板間、あるいは、チップ間の抵抗値ば
らつきを小さなものとしている。そして、デバイス動作
時の抵抗値変動を抑えるとともに抵抗値調整で有効的な
抵抗値変化量を得るためには、加熱処理温度を２５０℃
乃至４５０℃とする必要があり、好ましくは３５０℃〜
４００℃とするのが良い。また、第６図（Ｂ）に示した
特性と抵抗値制御のし易さから考えると、熱処理安定化
後の抵抗値を仕様値の低め領域か仕様値よりやや低めに
なるように抵抗薄膜の成膜条件や熱処理安定化条件を設
定し、抵抗値を増加させる方向で抵抗値調整を行うこと
が製造上有効である。さらに、抵抗値調整は工程の後ろ
で行う方が有効であり、加熱処理による抵抗値調整を熱
処理安定化後に行うことが望ましい。

なお、本実施例では、保護層５の形成後に加熱処理を行
っているが保護層５の形成前に行っても良く、保護層５
の形成を熱処理安定化工程と加熱処理による抵抗値調整
の工程間に行っても差支えない。また、抵抗層と電極層
を連続成膜しているが必ずしも連続成膜である必要はな
い。

〈実施例２〉本発明を適用した製造プロセスにより薄膜抵抗体を内蔵
させた多層回路基板の基本的な実施例を第３図により説
明する。

図に従って以下説明する。

（１）下地基板の準備：　基板１００上にＡＱなど導電
体材料からなる配線パターン２０１を形成し、ポリイミ
ドやシリコン酸化膜、シリコン窒化膜を層間絶縁層（下
地絶縁層）３０１　として積層する。

（２）抵抗層・電極層の形成：　　Ｃｒ、Ｓｉ、Ｏを主
成分とする薄膜と導電体材料からなる薄膜を抵抗層１、
電極層２としてスパッタリング法等の手法により、順次
、成膜する。

（３）抵抗層・電極層のフォトエツチング：　周知のフ
ォトエツチングを用いて抵抗層１と電極層２を加工し、
層間絶縁層（下地絶縁層）３ｏ１のスルーホール開口部
の抵抗層１と電極層２を除去する。ここでは、抵抗層Ｉ
に電極層２を積層してから加工を行っているが、抵抗層
１を加工した後に電極層２の積層・加工を行っても差し
支えない。

（４）下地絶縁層のフォトエツチング：　周知のフォト
エツチング等の手法を用いてスルーホール３１１を層間
絶縁層（下地絶縁層）３０１に形成する。

（５）配線層の形成、配線・電極パターンの形成：ＡＱ
など導電体材料からなる薄膜をスパッタリング法等の手
法により成膜して配線層とする。

次いで、周知のフォトエツチングを用いて配線層と電極
層を加工し、配線２０２と電極３．４を形成する。

（６）上層絶縁層のパターン形成：　ポリイミドやシリ
コン酸化膜、シリコン窒化膜を層間絶縁層（上層絶縁層
）３０２として積層する。次いで、周知のフォトエツチ
ング法等の手法を用いて層間絶縁層（上層絶縁層）３０
２を加工し、スルーホール３２２を形成したり、不要な
領域の層間絶縁層（上層絶縁層）３０２を除去する。

（７）熱処理安定化：　例えば、３５０℃〜４００℃の
温度で二時間の加熱処理を施す。これによりデバイス動
作温度での薄膜抵抗体の抵抗値変動を抑制する。

（８）加熱処理による抵抗値調整：　薄膜抵抗体の抵抗
値を測定する。測定した抵抗値が仕様値と異なった場合
には、加熱処理を施して抵抗値を測定する。そして、測
定した抵抗値が仕様値範囲内になるように加熱処理と抵
抗値測定を繰り返す。この例では加熱処理と抵抗値測定
を交互に繰り返すことによって抵抗値調整を行っている
が、抵抗値を測定しながら加熱処理を行うとさらに効率
的な抵抗値調整とすることができる。

この工程で、（５）と（６）の工程を繰り返すことによ
り、薄膜抵抗体を内蔵させた多層回路基板を得ることが
できる。本発明を適用したところは（７）、（８）の工
程で少なくとも二工程以上の加熱処理工程を積極的に設
け、加熱処理工程の少なくとも一つは熱処理安定化を目
的に、加熱処理工程の少なくとも一つは抵抗値調整を目
的に行うようにした点にある。本実施例の場合にも、工
程（８）で抵抗値調整ができ実施例１と同じ効果を得る
ことができるので、薄膜抵抗体を内蔵させた多層回路基
板を抵抗値の歩留まりが高く得ることができる効果があ
る。また、本実施例では、熱処理安定化後に抵抗値調整
を行ってから工程（５）と（６）を縁り返して多層回路
基板を得ているが、（７）の熱処理安定化後に工程（５
）と（６）を繰り返すことによって多層回路基板を形成
し、その後工程で工程（８）の抵抗値調整を行った方が
確実な抵抗値調整ができる。

〈実施例３〉第三の実施例を第４図と第５図に示す。この例は、集積
回路チップやその他の回路部品を、直接、搭載するマル
チチップモジュールに用いる多層回路基板に薄膜抵抗体
を終端抵抗として内蔵させた例である。第４図と第５図
の違いは終端抵抗１１として内蔵させた薄膜抵抗体のパ
ターン形状の違いである。第４図では矩形パターンを用
い、第５図では円形パターンを用いている点である。こ
の実施例の本発明による製造方法は第３図に示した実施
例２と基本的に同じである。すなわち、薄膜抵抗体１１
と配線パターン２０２、絶縁層３０２の形成までは第３
図における工程（７）までの工程で行い、その後、工程
（５）と（６）に対応する工程で配線２１４゜２２４と
絶縁層３０３．３０４を形成した後に加熱処理による抵
抗値調整を行い、さらに半田バンプ層４０、半田４１を
形成し、集積回路チップ５０を搭載したちのである。本
発明の特徴である熱処理安定化の他に抵抗値調整を目的
とした加熱処理を薄膜多層部の形成後に行っているが、
薄膜抵抗体の電極３．４が完成した時点で行っても差支
えない。しかし、薄膜抵抗体を終端抵抗として内蔵させ
た後の製造プロセスが長くなった場合には出来るだけ後
工程で行った方が確実であることは前述した通りである
。本実施例の場合にも、実施例１′と実施例２と同じ効
果が得られる。すなわち、この実施例に対する本発明の
効果をまとめると以下のようになる。

１）トリミングパターンを設けなくとも熱処理による抵
抗値調整ができるので、第４図に示したようなパターン
形状が矩形である薄膜抵抗体の場合でも薄膜抵抗体の高
密度実装が可能となる。

２）　高密度実装は可能であるがトリミングパターン等
による抵抗値調整が難しい第５図に示したようなパター
ン形状が円形である薄膜抵抗体の場合にも熱処理による
抵抗値調整ができるので、抵抗値精度の高い薄膜抵抗体
の高密度実装が高くなる。

３）　薄膜抵抗体素子を形成した後に基板あるいはチッ
プ毎の熱処理による抵抗値調整が可能となるため、基板
間あるいはチップ間の抵抗値ばらつきを小さく抑えるこ
とができる。これにより、マルチチップモジュール用多
層回路基板に内蔵させる終端抵抗体の製造歩留まりを高
いものとすることができる。発明者らの実験結果では、
非常に長い製造プロセスを要するマルチチップモジュー
ル用多層回路基板の場合にも製造歩留まりを９５％以上
とすることが本発明の適用により比較的容易であること
がねがった。

〔発明の効果〕

本発明によれば、薄膜抵抗体素子を形成後に基板、ある
いは、チップ毎の熱処理による抵抗値調整が可能となる
ため、基板間あるいはチップ間の抵抗値ばらつきを小さ
く抑えることができる。さらに、特別なトリミングパタ
ーンを設けなくとも薄膜抵抗体の抵抗値調整ができるの
で、抵抗値精度の高い薄膜抵抗体の高密度実装が可能と
なり、終端抵抗として薄膜抵抗を内蔵させた多層回路基
板を歩留まり良く提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロセスフローチャー
ト、第２図（Ａ）は本発明の原理を示す説明図、第２図
（Ｂ）は本発明の効果を示す説明図、第３図は本発明の
第二の実施例を示すプロセスフローチャート、第４図と
第５図は本発明を適用して作製したマルチチップモジュ
ール用多層回路基板の一部の断面図、第６図はＣｒ、　
Ｓｉ、○を主成分とする薄膜を抵抗膜とした薄膜抵抗体
の加熱処理による抵抗値変化を示す説明図、第７図は薄
膜抵抗体の抵抗値調整をトリミングパターンで行う従来
例を示す説明図、第８図は高密度実装を可能とする薄膜
抵抗体の構造の説明図である。 ■　・・・・・・・・・・・・抵抗層１′・・・・・・・・・・・・　トリミングパターン２
　・・・・・・・・・・・・電極層３．４・・・・・・・・・電極５　・・・・・・・・・・・・保護層１０・・・・・・・・・・・・薄膜多層部１１・・・・
・・・・・・・・終端抵抗素子２０・・・−・・・・・
・・・セラミック多層部４０・・・・・・・・・・・・
半田バンプ層４１・・・・・・・・・・・・半田５０・・・・・・・・・・・・集積回路チップ１００　
　・・・・・・・・・基板９１、９２．９３・・・セラミック多層部に設けた導体
１０１　　・・・・・・・・・断面図１０２　　・・・・・・・・・平面図

Claims

【特許請求の範囲】

１．クロム（Ｃｒ）、シリコン（Ｓｉ）、酸素（Ｏ）を
主成分とした薄膜を抵抗層とした薄膜抵抗体の製造方法
において、複数の加熱処理工程を含み、少なくとも一つの前記加熱
処理工程は前記薄膜抵抗体の安定化のため、他の少なく
とも一つの前記加熱処理工程は抵抗値調整を目的とした
ことを特徴とする薄膜抵抗体の製造方法。
２．請求項１において、前記薄膜抵抗体の安定化のため
の加熱処理によって決定される前記薄膜抵抗体の抵抗値
を仕様値より低めの値とし、抵抗値調整のための加熱処
理によって前記薄膜抵抗体の抵抗値を増加させる薄膜抵
抗体の製造方法。
３．請求項１または２において、抵抗値調整を目的とし
た加熱処理を２５０℃乃至４５０℃の温度で行う薄膜抵
抗体の製造方法。
４．請求項１ないし３において、抵抗値調整を目的とし
た加熱処理を前記薄膜抵抗体の安定化のために行う加熱
工程より後に行う薄膜抵抗体の製造方法。
５．クロム（Ｃｒ）、シリコン（Ｓｉ）、酸素（Ｏ）を
主成分とした薄膜を抵抗層とした薄膜抵抗体を内蔵させ
た多層回路基板の製造方法において抵抗値調整を目的と
した加熱処理を前記薄膜多層部の形成後、かつ、前記集
積回路チップやその他の回路部品を搭載する前に行うこ
とを特徴とする多層回路基板の製造方法。
６．請求項５において、前記抵抗値調整のための加熱処
理を２５０℃乃至４５０℃の温度で行う多層回路基板の
製造方法。