以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を電気光学装置の一例としての液晶装置に適用したものである。
[第1実施形態]
(液晶装置の構成)
まず、本発明の第1実施形態に係る液晶装置の構成について説明する。図1は、本発明の第1実施形態に係る液晶装置100の概略構成を模式的に示す平面図である。図1では、主として、液晶装置100の電極及び配線の構成を平面図として示している。ここに、第1実施形態に係る液晶装置100は、TFD(Thin Film Diode)素子を用いたアクティブマトリクス駆動方式であって、透過型の液晶装置である。図2は、図1の液晶装置100における切断線A−A’に沿った概略断面図を示す。
まず、図2を参照して、液晶装置100の断面構成について説明し、その後、液晶装置100の電極及び配線の構成について説明する。
図2において、液晶装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール材3を介して貼り合わされ、内部に液晶が封入されて液晶層4が形成されてなる。この枠状のシール材3には、複数の金属粒子などの導通部材7が混入されている。
下側基板1はガラスなどの絶縁性を有する材料により形成さている。下側基板1の内面上には、サブ画素領域SG毎に、TFD素子27及びITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明性を有する導電材料(金属酸化物)からなる画素電極10が形成されている。また、下側基板1の内面上であって且つ相隣接する画素電極10の間には、Cr(クロム)若しくはAl(アルミニウム)などの金属単体、或いはAlMo(アルミニウムモリブデン)などの金属化合物などからなるデータ線32が形成されている。各データ線32は、対応する各TFD素子27と電気的に接続されていると共に、各TFD素子27は、対応する各画素電極10に電気的に接続されている。
TFD素子27は、破線領域に拡大して示すように、第1のTFD素子27a及び第2のTFD素子27bを有して構成される。第1のTFD素子27a及び第2のTFD素子27bは、タンタルを主成分とするTaW(タンタルタングステン)などからなる島状の第1金属膜322と、この第1金属膜322の表面を陽極酸化することによって形成され、Ta2O5(酸化タンタル)などからなる絶縁膜323と、この表面に形成されて相互に離間する第2金属膜316、336とを有する。このうち、第2金属膜316、336は、Cr若しくはAlなどの金属単体、或いはAlMoなどの金属化合物などの同一導電材料をパターニングしたものであり、前者の第2金属膜316は、データ線32からT字状に分岐したものが用いられる一方、後者の第2金属膜336は、画素電極10に接続するために用いられる。
ここで、TFD素子27のうち、第1のTFD素子27aは、データ線32の側からみると順番に、第2金属膜316、絶縁膜323、第1金属膜322となって、金属、絶縁体、金属の積層構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第2のTFD素子27bは、データ線32の側からみると順番に、第1金属膜322、絶縁膜323、第2金属膜336となって、第1のTFD素子27aとは逆向きの構造を採る。このため、第2のTFD素子27bの電流−電圧特性は、第1のTFD素子27aの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、TFD素子27は、2つのTFD素子を互いに逆向きに直列接続した形となるため、1つのTFD素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
また、下側基板2の内面上の左右周縁部には、引き回し配線31が形成されている。引き回し配線31の終端部はシール材3内まで延在しており、当該終端部はシール材3内の導通部材7と電気的に接続されている。
一方、上側基板2は、下側基板1と同様の材料により形成されている。上側基板2の内面上には、サブ画素領域SG毎にR(赤)、G(緑)、B(青)の三色のいずれかからなる着色層6R、6G、及び6Bが形成されている。着色層6R、6G及び6Bによりカラーフィルタが構成される。画素領域Gは、R、G、Bのサブ画素領域SGから構成されるカラー1画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。上側基板2の内面上であって且つ各着色層6を区画する位置には、黒色遮光層BMが形成されている。この黒色遮光層BMは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、本発明では、これに代えて、R、G、Bの着色層が相互に重ね合わされて形成された重ね遮光層(図示略)を用いてもよい。上側基板2の一部、着色層6及び黒色遮光層BMの内面上には、画素電極10と同一の材料よりなる走査電極8が形成されている。走査電極8の一端側はシール材3内まで延在しており、そのシール材3内の導通部材7と電気的に接続されている。このため、上側基板2の走査電極8と、下側基板1に形成された引き回し配線31とは、シール材3内に混入された導通部材7を介して上下導通している。
下側基板1の外面上には偏光板11が配置されている一方、上側基板2の外面上には偏光板12が配置されている。また、偏光板11の下側には、照明装置としてのバックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
さて、第1実施形態の液晶装置100において透過型表示がなされる場合、バックライト15から出射した照明光は、図2に示す経路Tに沿って進行する。即ち、バックライト15から出射された照明光は、画素電極10、液晶層4及び着色層6などを通過して所定の色相及び明るさを呈し、観察者に至る。こうして、所望のカラー表示画像が観察者により視認される。
(電極及び配線構成)
次に、図1、図3及び図4を参照して、本発明の第1実施形態に係る素子基板91及びカラーフィルタ基板92の電極及び配線の構成について説明する。
図3は、素子基板91を正面方向(即ち、図2における上方)から観察したときの素子基板91の電極及び配線などの構成を平面図として示す。図4は、カラーフィルタ基板92を正面方向(即ち、図2における下方)から観察したときのカラーフィルタ基板92の電極の構成を平面図として示す。なお、図3及び図4において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。また、図3において、素子基板91の張り出し領域36側の辺91aから反対側の辺91cへ向かう方向をY方向とし、辺91dから辺91bへ向かう方向をX方向とする。
図1において、素子基板91の画素電極10と、カラーフィルタ基板92の走査電極8との交差する領域が表示の最小単位であるサブ画素領域SGを構成する。そして、このサブ画素領域SGが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域V(2点鎖線により囲まれる領域)である。この有効表示領域Vに、文字、数字、図形等の画像が表示される。なお、図1及び図3において、液晶装置100の外周と、有効表示領域Vとによって区画された領域は、画像表示に寄与しない額縁領域38である。
まず、素子基板91の電極及び配線の構成について説明する。素子基板91は、複数のデータ線32、TFD素子27、画素電極10、複数の引き回し配線31、ドライバIC33、複数の外部接続用配線35、及びFPC(Flexible Printed Circuit)40を備えている。
複数のデータ線32は、ドライバIC33が実装される張り出し領域36から有効表示領域Vにかけて延在するように形成されている。各データ線32は一定の間隔をおいて形成されており、各データ線32は各TFD素子27に電気的に接続されている。また、各TFD素子27は、対応する各画素電極10に電気的に接続されている。このため、各データ線32は、各TFD素子27を介して各画素電極10に電気的に接続されている。
複数の引き回し配線31は、本線部分31aと、その本線部分31aに対して略直角に折れ曲がる折れ曲がり部分31bとにより構成されている。各本線部分31aは、額縁領域38内を張り出し領域36からY方向に延在するように形成されている。各折れ曲がり部分31bは、対応する各本線部分31aの一端から辺91d側及び辺91b側に位置するシール材3内まで延在するように形成されている。そして、各折れ曲がり部分31bの終端部は、シール材3内において導通部材7に電気的に接続されている。
ドライバIC33及び外部接続用配線35は、素子基板91の辺91a側に設けられた張り出し領域36上に実装されている。
ドライバIC33の入力側はACF(Anisotropic Conductive Film:異方性導電膜)を介して、外部接続用配線35の一端側に電気的に接続されている一方、ドライバIC33の出力側は、ACFを介して、複数のデータ線32及び走査電極8の一端側に電気的に接続されている。また、ドライバIC33は、図5に示すように、レシーバ33aを有しており、そのレシーバ33aは、FPC40側から差動伝送方式によって伝送される差動信号を一対の外部接続用配線35a及び35bを介して受信する。ここで、差動伝送方式とは、1つの信号からプラス信号及びその反転信号としてのマイナス信号の2相の信号を発生し、2本の信号線を対に用いて伝送する方式である。この方式を採用することにより、低振幅で且つ高速にデータ伝送をすることができるという利点があり、例えば50MHz以上の高速伝送が可能である。
FPC40は、図示しない複数の入出力用の配線を有している。その入力用の各配線は、例えば携帯電話や情報端末などの電子機器に電気的に接続されている一方、その出力用の各配線は、複数の外部接続用配線35の他端側にACFを介して電気的に接続されている。
以上の電極及び配線構造を有する素子基板91では、電子機器側からFPC40、ドライバIC33等を介して、複数のデータ線32にデータ信号が、また、複数の走査電極8に走査信号が夫々出力される。
次に、カラーフィルタ基板92の電極の構成について説明する。図4に示すように、カラーフィルタ基板92は複数の走査電極8を有する。各走査電極8は、ストライプ状の形状をなし、適宜の間隔をおいてX方向に延在するように形成されている。各走査電極8の左端部或いは右端部は、図1及び図4に示すように、シール材3内まで延在しており、導通部材7と電気的に接続されている。
以上に述べた、素子基板91とカラーフィルタ基板92とがシール材3を介して貼り合わされた状態が図1に示されている。図示のように、カラーフィルタ基板92の各走査電極8は、素子基板91の各データ線32に対して直交しており、且つ、X方向に列をなす複数の画素電極10と平面的に重なり合っている。このように、走査電極8と画素電極10とが重なり合う領域が1つのサブ画素領域SGを構成する。
また、素子基板91の引き回し配線31と、カラーフィルタ基板92の走査電極8とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その引き回し配線31と走査電極8とは、シール材3内の導通部材7を介して上下導通している。つまり、素子基板91の各引き回し配線31と、カラーフィルタ基板92の各走査電極8との導通は、図示のように左辺側と右辺側との間で交互に実現されている。このため、カラーフィルタ基板92の走査電極8は、素子基板91の引き回し配線31を介してドライバIC33に電気的に接続されている。
(外部接続用配線の構造)
本発明の特徴をなす外部接続用配線35の構造を具体的に説明するのに先立ち、まず、本発明の概要について説明する。
一般的に、差動伝送方式によってデータ伝送を行う場合には、差動信号の波形歪みの発生を防止するため、その差動信号が入力される2本の信号線の間に終端抵抗体が設けられる。この点、本発明の第1実施形態に係る液晶装置100も、上記のように、差動伝送方式によって、FPC40側から、一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33aに低振幅で且つ高速の差動信号が入力されるので、当該一対の外部接続用配線35a及び35bの間には終端抵抗体を設ける必要がある。
ここで、終端抵抗体を設ける方法としては、例えば、ドライバIC内に位置する一対の外部接続用配線の間に導電材料をパターニングして終端抵抗体を設ける方法、或いはFPC上に位置する一対の外部接続用配線の間に電子部品たるチップ型抵抗体(終端抵抗体)を設ける方法などが考えられる。しかし、前者の方法を採用すると、製造上の問題に起因して、終端抵抗体の抵抗値のバラツキが大きくなってしまうという問題がある一方、後者の方法を採用すると、レシーバからチップ型抵抗体(終端抵抗体)までの距離が大きくなるために当該一対の外部接続用配線の配線抵抗の影響を受けて、終端抵抗体としての機能を果たさなくなるという問題がある。また、これらの方法を採用した場合には、事後的に、終端抵抗体の抵抗値の微調整を実施することが困難であるといった問題もある。このため、FPC40側から、一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33aに適正な差動信号を出力することができないという問題が生じる。
そこで、このような課題を踏まえ、本発明では、金属単体、金属化合物及びシート抵抗値の異なる2種類以上の導電材料のうち、そのいずれかを用いて、一対の外部接続用配線35a及び35bを作製すると共に、その一対の外部接続用配線35a及び35bの一部を用いて、ガラスなどの絶縁性を有する材料よりなる下側基板1上において、当該一対の外部接続用配線35a及び35bの間に終端抵抗体を作製する。また、本発明では、一対の外部接続用配線35a及び35bの配線抵抗の影響を受け難くするため、ドライバIC33をACFを介して下側基板上の張り出し領域36に実装したときに、その終端抵抗体を、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設ける。
なお、ドライバIC33内のレシーバ33aが、FPC40側から出力される差動信号を一対の外部接続用配線35a及び35bを通じて適正に受信できるようにするためには、高精度の終端抵抗体を作製する必要がある。そのため、本発明では、かかる目的を実現するため、この液晶装置100の品質検査時に、終端抵抗体の抵抗値を増加させる方向にその抵抗値の微調整を実施できるようにする。
そこで、本発明では、配線幅の異なる複数の配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法、及び、トリミングすることにより自由に配線長を可変することのできる配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法、及び、その両方を組み合わせた配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を夫々採用して、高精度の終端抵抗体を得る。
このように、高精度の終端抵抗体を作製するための方法としては、上記した3種類の方法が一例として挙げられる。そこで、以下では、配線幅の異なる複数の配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を本第1実施形態で説明し、また、トリミングすることにより自由に配線長を可変することのできる配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を第2実施形態で説明し、さらに、その両方を組み合わせた配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を第3実施形態で説明する。
まず、図5を参照して、本発明の第1実施形態に係る、配線幅の異なる複数の配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法について説明する。なお、以下では、上記において説明した要素については同一の符号を付し、その説明は省略又は簡略化する。
図5(a)は、第1実施形態に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図5(b)は、図5(a)における切断線X1−X2に沿った部分断面図を示す。図5(c)は、図5(a)に対応する、トリミングの実施により作製された終端抵抗体50を含む等価回路を示す。
張り出し領域36に対応する下側基板1上には、一対の外部接続用配線35a及び35bが形成されている。また、張り出し領域36に対応する下側基板1上であって、一対の外部接続用配線35a及び35bの一端側には、ACF80を介してドライバIC33が実装されている。また、一対の外部接続用配線35a及び35bの一端側は、ACF80等を介してドライバIC33の入力側に設けられたレシーバ33aと電気的に接続されている。一方、一対の外部接続用配線35a及び35bの他端側は、図示しないACFなどを介してFPC40の出力側の配線と電気的に接続されている。
一対の外部接続用配線35a及び35bは、CrやAlなどの金属単体、或いはAlMoなどの金属化合物よりなる第1導電層21と、その第1導電層21上に積層され、ITOやIZOなどの透明性を有する導電材料よりなる第2導電層20とを有し、2層構造をなしている。
一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、Y方向に延在し且つ直線状の形状をなす第1導電層21と、その第1導電層21上に積層され、直線状の形状をなす第2導電層20bと、その第2導電層20bの一端側から外部接続用配線35b側へ延在するように形成され、略矩形状の形状をなす第2導電層20aとを有する。第2導電層20aと第2導電層20bは一体的に形成されている。外部接続用配線35aの要素である第2導電層20aは、後述する外部接続用配線35bの要素である、第1部分21a及び第2部分21bと比べて相対的に面積が大きくなるように形成されている。なお、以下では、説明の便宜上、第2導電層20aを「第3抵抗体20a」とも称する。
他方の外部接続用配線35bは、第1部分21a、第2部分21b及び本線部分21cを含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有する。
本線部分21cは、Y方向に延在し且つ直線状の形状をなす配線である。第1部分21a及び第2部分21bは、その本線部分21cから外部接続用配線35a側へ略直角に折れ曲がるように形成された直線状の形状をなす配線である。第1部分21a及び第2部分21bは、Y方向に一定の間隔をおいて形成されている。また、第1部分21a及び第2部分21bのX方向の長さは、各々同一の長さに形成されている。第1部分21a及び第2部分21bの終端部付近は、外部接続用配線35aの要素である第2導電層20aに覆われている。このため、第2導電層20aと、第1部分21a及び第2部分21bとは夫々電気的に接続されている。第2部分21bの配線幅d2は、第1部分21aの配線幅d1より大きく設定されている。ここで、配線幅d1と配線幅d2とは所望の関係に設定することができる。これにより、第1部分21aの面積は、第2部分21bの面積より小さくなっている。ここで、第1部分21aの抵抗値をR11とし、また、第2部分21bの抵抗値をR12とした場合、両者の抵抗値は、抵抗値R11>抵抗値R12の関係になっている。なお、以下では、説明の便宜上、第1部分21aを「第1抵抗体21a」と、また、第2部分21bを「第2抵抗体21b」とも称する。また、第1抵抗体21a、第2抵抗体21b及び第3抵抗体20aにより構成される抵抗体を「配線パターン85」と総称する。
以上の構成を有する第1実施形態では、その製造過程における品質検査時に、配線パターン85の抵抗値が小さく、ドライバIC33が一対の外部接続用配線35a及び35bを介してFPC40側から適正な差動信号Sig1及びSig2を受信できず、このために配線パターン85の抵抗値を増加させる必要がある場合、例えば、第1抵抗体21a及び第2抵抗体21bのいずれか一方を切断(トリミング)することにより、容易に、当該不具合を解消することが可能な高精度の終端抵抗体50を作製することができる。
こうして作製された終端抵抗体50は、第3抵抗体20a(抵抗値R1)と、第1抵抗体21a(抵抗値R11)及び第2抵抗体21b(抵抗値R12)のいずれか一方とを直列接続した構成を有する。即ち、この場合、終端抵抗体50の抵抗値は、抵抗値R1+抵抗値R1xとなる。ここでの添え字xは1又は2のいずれかの値をとる。なお、図5(a)では、第1抵抗体21a及び第2抵抗体21bの両方を図示しているが、この場合、終端抵抗体50の形態は、図5(a)において、第1抵抗体21a及び第2抵抗体21bのいずれか一方を切断した形態になる。また、終端抵抗体50の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン85に対してトリミングを実施する必要はない。この場合、終端抵抗体50は、第3抵抗体20a(抵抗値R1)と、第1抵抗体21a(抵抗値R11)と第2抵抗体21b(抵抗値R12)との並列接続とを直列に接続した構成を有する。
これにより、第1実施形態では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに適正な差動信号Sig1及びSig2が出力される。即ち、第1実施形態では、FPC40側から外部接続用配線35aを介してレシーバ33aにプラス電位(マイナス電位)に対応する信号Sig1が出力されると共に、それに応じて、FPC40側から外部接続用配線35bを介してレシーバ33aにマイナス電位(プラス電位)に対応する信号Sig2が出力される。
続いて、本発明の第1実施形態に係る他の構成例について説明する。
図6(a)は、第1実施形態に係る他の構成例に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図6(b)は、図6(a)に対応する、トリミングの実施により作製された終端抵抗体51を含む等価回路を示す。
上記第1実施形態と、第1実施形態に係る他の構成例とを比較すると、前者では、トリミングの対象となる配線幅の異なる抵抗体が2つ設けられていたのに対し、後者では、トリミングの対象となる配線幅の異なる抵抗体が6つ設けられている点が異なっている。つまり、第1実施形態に係る他の構成例では、上記第1実施形態と比較して、トリミングの対象となる抵抗体がより多く設けられている。
具体的には、第1実施形態に係る他の構成例では、一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、Y方向に延在し且つ直線状の形状をなす第1導電層21と、その第1導電層21上に積層され、直線状の形状をなす第2導電層20bと、その第2導電層20bの一端側から外部接続用配線35b側へ延在するように形成され、略矩形状の形状をなす第2導電層20cとを有する。なお、以下では、説明の便宜上、第2導電層20cを「第7抵抗体20c」とも称する。
他方の外部接続用配線35bは、本線部分21c、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iを含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有する。
第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iは、本線部分21cから外部接続用配線35a側へ略直角に折れ曲がるように形成され、直線状の形状をなしている。なお、以下では、説明の便宜上、第1部分21dを「第1抵抗体21d」と、第2部分21eを「第2抵抗体21e」と、第3部分21fを「第3抵抗体21f」と、第4部分21gを「第4抵抗体21g」と、第5部分21hを「第5抵抗体21h」と、第6部分21iを「第6抵抗体21i」とも称する。また、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h、第6抵抗体21i及び第7抵抗体20cにより構成される抵抗体を「配線パターン86」と総称する。
第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iは、各々同一の長さ(X方向の長さ)を有し且つY方向に一定の間隔をおいて形成されている。第1抵抗体21dの配線幅d3は第2抵抗体21eの配線幅d4より小さく設定されている。第2抵抗体21eの配線幅d4は、第3抵抗体21fの配線幅d5より小さく設定されている。第3抵抗体21fの配線幅d5は、第4抵抗体21gの配線幅d6より小さく設定されている。第4抵抗体21gの配線幅d6は、第5抵抗体21hの配線幅d7より小さく設定されている。第5抵抗体21hの配線幅d7は、第6抵抗体21iの配線幅d8より小さく設定されている。なお、配線幅d3、配線幅d4、配線幅d5、配線幅d6、配線幅d7及び配線幅d8は各々所望の関係に設定することができる。
このため、第1実施形態に係る他の構成例では、それらの各抵抗体の面積は、第1抵抗体21dの面積<第2抵抗体21eの面積<第3抵抗体21fの面積<第4抵抗体21gの面積<第5抵抗体21hの面積<第6抵抗体21iの関係になっている。よって、第1実施形態に係る他の構成例では、第1抵抗体21dの抵抗値をR21とし、第2抵抗体21eの抵抗値をR22とし、第3抵抗体21fの抵抗値をR23とし、第4抵抗体21gの抵抗値をR24とし、第5抵抗体21hの抵抗値をR25とし、第6抵抗体21iの抵抗値をR26とした場合、それらの各抵抗体の抵抗値は、抵抗値R21>抵抗値R22>抵抗値R23>抵抗値R24>抵抗値R25>抵抗値R26の関係になっている。
以上の構成を有する第1実施形態に係る他の構成例では、その製造過程における品質検査時に、配線パターン86の抵抗値が小さく、ドライバIC33が一対の外部接続用配線35a及び35bを介してFPC40側から適正な差動信号Sig1及びSig2を受信できず、このために配線パターン86の抵抗値を増加させる必要がある場合、その一例として、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、任意のいずれか1つの抵抗体を残して他の抵抗体を全て切断(トリミング)することにより、容易に、当該不具合を解消することが可能な高精度の終端抵抗体51を作製することができる。
こうして作製された終端抵抗体51は、第7抵抗体20c(抵抗値R2)と、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、いずれかの抵抗体とを直列接続した構成を有する。即ち、この場合、終端抵抗体51の抵抗値は、抵抗値R2+抵抗値R2xとなる。ここでの添え字xは1乃至6のいずれかの値をとる。
なお、図6(a)では、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iの全てを図示することにしているが、この場合、終端抵抗体51の形態は、図6(a)において、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、任意のいずれか1つの抵抗体を残して他の抵抗体を全て切断した形態になる。また、終端抵抗体51の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン86に対してトリミングを実施する必要はない。さらに、これに代えて、第1実施形態に係る他の構成例では、上記した不具合を解消することが可能な高精度の終端抵抗体51を作製するために、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、少なくとも1つ以上の抵抗体を切断(トリミング)するようにしてもよい。
これにより、第1実施形態に係る他の構成例では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに適正な差動信号Sig1及びSig2が出力される。
次に、本発明の第1実施形態に係る作用効果について説明する。
第1実施形態では、シート抵抗値の異なる少なくとも2種類以上の導電材料(CrやAlなどの金属単体又はAlMoなどの金属化合物のいずれかと、ITOやIZOなどの透明性を有する導電材料の組み合わせ)を用いて、一対の外部接続用配線35a及び35bを作製すると共に、その一対の外部接続用配線35a及び35bの一部を用いて、ガラスなどの絶縁性を有する材料よりなる下側基板1上において、当該一対の外部接続用配線35a及び35bの間に終端抵抗体を作製するようにしている。
これにより、差動伝送方式によって一対の外部接続用配線35a及び35bを通じてドライバIC33側に差動信号Sig1及びSig2を出力したときに、終端抵抗体50又は51を終端抵抗として機能させることができる。また、終端抵抗体50又は51は、絶縁性を有する下側基板1上に形成されているので、この液晶装置100の品質検査時において、その終端抵抗体50又は51の抵抗値を増加させる必要がある場合に、その終端抵抗体50又は51のトリミングを容易に実施することができる。また、終端抵抗体50又は51は、シート抵抗値の異なる少なくとも2種類以上の導電材料よりなる一対の外部接続用配線35a及び35bと同一の材料により形成されている。また、一対の外部接続用配線35a及び35bは、終端抵抗体50又は51と一体的に形成されている。これにより、この液晶装置100の製造時に、終端抵抗体50又は51を作製するための独立の工程を設けなくて済み、工程が増加するのを防止できる。但し、トリミングを実施して高精度の終端抵抗体50又は51を作製する必要がある場合には、勿論、その分だけ工程は増加することになる。
また、第1実施形態では、シート抵抗値の大きいITO又はIZOなどの透明性を有する導電材料で終端抵抗体50(又は51)の面積の過半数を占める第3抵抗体20a(又は第7抵抗体20c)を作製し、また、シート抵抗値の小さいCr、Al又はAlMoで、トリミングの対象となる配線幅の異なる複数の抵抗体(上記第1実施形態では第1抵抗体21a、第2抵抗体21bに相当、並びに第1実施形態に係る他の構成例では第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iに相当、以下、単に「抵抗体」とも呼ぶ)を作製するようにしている。ここで、一般的に、ITOのシート抵抗値は約50Ω±30%/□であり、IZOのシート抵抗値は約37Ω/□であり、Crのシート抵抗値は約1.3Ω±0.4%であり、Alのシート抵抗値は約0.24Ω/□であり、AlMoのシート抵抗値は約0.36Ω/□である。
このように、第1実施形態では、シート抵抗値の大きいITO又はIZOなどの透明性を有する導電材料で終端抵抗体50(又は51)の面積の過半数を占める第3抵抗体20a(又は第7抵抗体20c)を作製するようにしているので、終端抵抗体50又は51の全体の抵抗値を概ね設定することができる。
一方、第1実施形態では、シート抵抗値の小さいCr、Al又はAlMoで、トリミングの対象となる配線幅の異なる複数の抵抗体を作製するようにしている。よって、第1実施形態の製造過程における品質検査時に、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに適正な差動信号Sig1及びSig2を出力するために配線パターン85又は86の抵抗値を増加させる必要がある場合、配線幅の異なる複数の抵抗体のうち、いずれかの抵抗体を切断(トリミング)することにより、或いは配線幅の異なる複数の抵抗体のうち、少なくとも1つ以上の抵抗体を切断(トリミング)することにより、容易に高精度の終端抵抗体50又は51を作製することができる。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去(トリミング)することにより、さらなる終端抵抗体50又は51の抵抗値の微調整(抵抗値の合わせ込み)を行うこともできる。これにより、液晶の駆動時に、FPC40側から一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33a側へ適正な差動信号Sig1及びSig2を出力することが可能となる。
また、本発明の第1実施形態では、終端抵抗体50又は51を、ドライバIC33の近傍位置に設けるようにしている。これにより、一対の外部接続用配線35a及び35bの配線抵抗の影響を受け難くすることができ、FPC40側からの適正な差動信号Sig1及びSig2をドライバIC33内のレシーバ33aへ出力することができる。
また、本発明の第1実施形態では、終端抵抗体50又は51を、ドライバIC33の外形辺より外側へ露出したACF80と接触しない位置に設けるようにしている。これにより、ドライバIC33をACF80を介して下側基板1上に実装したときに、そのACF80がドライバIC33の外形辺より外側へ露出、即ちはみ出したような場合でも、この液晶装置100の駆動時に終端抵抗体50又は51とACF80とが短絡するのを防止できる。
なお、第1実施形態では、シート抵抗値の異なる2種類以上の導電材料を用いて終端抵抗体50又は51を作製するようにしたが、これに限らず、本発明では、CrやAlなどの金属単体、又はAlMoなどの金属化合物を用いて終端抵抗体50又は51を作製するようにしても構わない。
[第2実施形態]
次に、図7乃至図9を参照して、本発明の第2実施形態に係る方法、即ち、トリミングすることにより自由に配線長を可変することのできる配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法について説明する。なお、第2実施形態と第1実施形態とを比較した場合、両者は、一対の外部接続用配線35a及び35b付近の構造のみが異なっている。そのため、以下では、上記の第1実施形態と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。
図7(a)は、第2実施形態に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図7(b)乃至図7(d)は、図7(a)における配線パターン21kの部分のみを拡大して示す図であり、配線パターン21kのトリミングする箇所等を示す図である。図7(e)は、図7(a)に対応する、トリミングを実施することにより作製された終端抵抗体52等を含む等価回路を示す。
一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、他方の外部接続用配線35b側に延在する、略矩形状の第2導電層20dを有する。第2導電層20dは、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第2導電層20dの抵抗値はR3に設定されている。なお、以下では、説明の便宜上、第2導電層20dを「第4抵抗体20d」とも称する。
他方の外部接続用配線35bは、第1部分21ka、第2部分21kb、第3部分21kc及び本線部分21cを含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有する。なお、以下では、説明の便宜上、第1部分21ka、第2部分21kb及び第3部分21kcにより構成される抵抗体を「配線パターン21k」と総称する。また、配線パターン21kと第4抵抗体20dにより構成される抵抗体を「配線パターン87」と総称する。
配線パターン87は、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第1部分21ka及び第2部分21kbは、各々コの字状の形状をなす配線である。第3部分21kcは、その本線部分21cから外部接続用配線35a側へ略直角に折れ曲がるように形成された直線形状をなす配線である。第3部分21kcの終端部付近は、外部接続用配線35aの要素である第4抵抗体20dにより覆われており、第3部分21kcと第4抵抗体20dは電気的に接続されている。第1部分21ka及び第2部分21kbは、その各々の開口側が第1部分21kcによって閉じられた状態で第3部分21kcに繋がっている。また、第1部分21kaは第3部分21kcの上側に配置されている一方、第2部分21kbは第3部分21kcの下側に配置されている。なお、第1部分21kaと第2部分21kbは、第3部分21kcに対して対称的な位置には配置されていない。第1部分21ka、第2部分21kb、及び第3部分21kcの各配線幅は同一に設定されている。
以上の構成を有する第2実施形態では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに差動信号Sig1及びSig2が出力される。
次に、本発明の第2実施形態の作用効果について説明する。
第2実施形態では、その製造過程における品質検査時にトリミングの対象となる、配線パターン21kを上記した形状に形成するようにしている。したがって、第2実施形態では、図7(b)乃至図7(d)に示すように、配線パターン21kの×印で示される部分をレーザー等により切断することで、配線長の異なる複数の経路を有する3種類の抵抗体、即ち、第1抵抗体21kd、第2抵抗体21ke、第3抵抗体21kfを形成することが可能となる。
ここで、第3部分21kcと第4抵抗体20dの境界点をP1とし、第3部分21kcと本線部分21cとの境界点をP2とした場合、点P1〜点P2に至る経路K1を有する第1抵抗体21kdの配線長は直線L1であり、点P1〜点P2に至る経路K2を有する第2抵抗体21keの配線長は直線L2(<直線L1)であり、点P1〜点P2に至る経路K3を有する第3抵抗体21kfの配線長は直線L3(<直線L2)である。このため、第1抵抗体21kdの抵抗値をR31とした場合、第2抵抗体21keの抵抗値はR32(<抵抗値R31)であり、また、第3抵抗体21kfの抵抗値はR33(<抵抗値R32)である。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去することにより、さらなる終端抵抗体52の微調整(抵抗値の合わせ込み)を行うこともできる。また、終端抵抗体52の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン21kに対してトリミングを実施する必要はない。
よって、第2実施形態では、その製造過程における品質検査時に、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに適正な差動信号Sig1及びSig2を出力するために配線パターン87の抵抗値を増加させる必要がある場合、第1部分21ka、第2部分21kb及び第3部分21kcの適当な箇所を切断(トリミング)することにより、容易に高精度の終端抵抗体52を作製することができる。
こうして作製された終端抵抗体52は、第4抵抗体20d(抵抗値R3)と、第1抵抗体21kd、第2抵抗体21ke及び第3抵抗体21kfのうち、いずれかの抵抗体とを直列接続した構成を有する。即ち、この場合、終端抵抗体52の抵抗値は、抵抗値R3+抵抗値R3xとなる。ここでの添え字xは1乃至3のいずれかの値をとる。
これにより、液晶の駆動時に、FPC40側から一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33a側へ適正な差動信号Sig1及びSig2を出力することが可能となる。なお、第2実施形態において、その他の作用効果等は第1実施形態と同様であり、その説明は省略する。
続いて、図8及び図9を参照して、本発明の第2実施形態に係る他の構成例について説明する。なお、以下では、上記において説明した要素については同一の符号を付し、その説明は省略又は簡略化する。
図8(a)は、本発明の第2実施形態に係る他の構成例に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図8(b)は、図8(a)に対応する、トリミングを実施することにより作製された終端抵抗体53等を含む等価回路を示す。図9(a)乃至図9(g)は、図8(a)における配線パターン21Lの部分のみを拡大して示す図であり、配線パターン21Lのトリミングする箇所等を示す図である。
一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、他方の外部接続用配線35b側に延在する、略矩形状の第2導電層20eを有する。第2導電層20eは、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第2導電層20eの抵抗値はR4に設定されている。なお、以下では、説明の便宜上、第2導電層20eを「第8抵抗体20e」とも称する。
他方の外部接続用配線35bは、直線状の形状をなす本線部分21c、第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf、第7部分21Lg及び第9部分21Lk、並びに複数の開口21Liを有し且つ矩形状の形状をなす第8部分21Lhを含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有し、それらの各要素は一体的に形成されている。なお、以下では、説明の便宜上、第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf、第7部分21Lg、複数の開口21Liを有する第8部分21Lh及び第9部分21Lkにより構成される抵抗体を「配線パターン21L」と総称する。また、配線パターン21Lと第8抵抗体20eにより構成される抵抗体を「配線パターン88」と総称する。
配線パターン88は、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf及び第7部分21Lgは、それぞれ本線部分21cから外部接続用配線35a側に略直角に折れ曲がるように形成されている。第9部分21Lkの一端側は、外部接続用配線35aの要素である第8抵抗体20eにより覆われており、第9部分21Lkと第8抵抗体20eは電気的に接続されている。第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf、第7部分21Lg及び第9部分21Lkの各配線幅は同一に設定されている。複数の開口21Liを有する第8部分21Lhは、第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf及び第7部分21Lgと、第9部分21Lkとの間に配置されている。
以上の構成を有する第2実施形態に係る他の構成例では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに差動信号Sig1及びSig2が出力される。
次に、本発明の第2実施形態に係る他の構成例の作用効果について説明する。
第2実施形態に係る他の構成例では、その製造過程における品質検査時にトリミングの対象となる、配線パターン21Lを上記した形状に形成するようにしている。したがって、第2実施形態に係る他の構成例では、その一例として、図9(a)乃至図9(g)に示すように、配線パターン21Lの×印で示される部分をレーザー等により切断することで、配線長の異なる複数の経路を有する7種類の抵抗体、第1抵抗体21Lp、第2抵抗体21Lq、第3抵抗体21Lr、第4抵抗体21Ls、第5抵抗体21Lt、第6抵抗体21Lu及び第7抵抗体21Lvを形成することが可能となる。
ここで、第9部分21Lkと第8抵抗体20eの境界点をP1とし、第1部分21Laと本線部分21cとの境界点をP2とし、第2部分21Lbと本線部分21cとの境界点をP3とし、第3部分21Lcと本線部分21cとの境界点をP4とし、第4部分21Ldと本線部分21cとの境界点をP5とし、第5部分21Leと本線部分21cとの境界点をP6とし、第6部分21Lfと本線部分21cとの境界点をP7とし、第7部分21Lgと本線部分21cとの境界点をP8とした場合、点P1〜点P2に至る経路を有する第1抵抗体21Lpの配線長は直線L10であり、点P1〜点P3に至る経路を有する第2抵抗体21Lqの配線長は直線L11(<直線L10)であり、点P1〜点P4に至る経路を有する第3抵抗体21Lrの配線長は直線L12(<直線L11)であり、点P1〜点P5に至る経路を有する第4抵抗体21Lsの配線長は直線L13(<直線L12)であり、点P1〜点P6に至る経路を有する第5抵抗体21Ltの配線長は直線L14(<直線L13)であり、点P1〜点P7に至る経路を有する第6抵抗体21Luの配線長は直線L15(<直線L14)であり、点P1〜点P8に至る経路を有する第7抵抗体21Lvの配線長は直線L16(<直線L15)である。
このため、第1抵抗体21Lpの抵抗値をR41とした場合、第2抵抗体21Lqの抵抗値はR42(<抵抗値R41)であり、第3抵抗体21Lrの抵抗値はR43(<抵抗値R42)であり、第4抵抗体21Lsの抵抗値はR44(<抵抗値R43)であり、第5抵抗体21Ltの抵抗値はR45(<抵抗値R44)であり、第6抵抗体21Luの抵抗値はR46(<抵抗値R45)であり、第7抵抗体21Lvの抵抗値はR47(<抵抗値R46)である。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去することにより、さらなる終端抵抗体53の微調整(抵抗値の合わせ込み)を行うこともできる。また、終端抵抗体53の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン88に対してトリミングを実施する必要はない。
よって、第2実施形態に係る他の構成例では、その製造過程における品質検査時に、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに適正な差動信号Sig1及びSig2を出力するために配線パターン88の抵抗値を増加させる必要がある場合、第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf、第7部分21Lg及び第8部分21Lhの適当な箇所を切断(トリミング)することにより、容易に高精度の終端抵抗体53を作製することができる。
こうして作製された終端抵抗体53は、第8抵抗体20e(抵抗値R4)と、第1抵抗体21Lp、第2抵抗体21Lq、第3抵抗体21Lr、第4抵抗体21Ls、第5抵抗体21Lt、第6抵抗体21Lu及び第7抵抗体21Lvのうち、いずれかの抵抗体とを直列接続した構成を有する。即ち、この場合、終端抵抗体53の抵抗値は、抵抗値R4+抵抗値R4xとなる。ここでの添え字xは1乃至7のいずれかの値をとる。
これにより、液晶の駆動時に、FPC40側から一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33a側へ適正な差動信号Sig1及びSig2を出力することが可能となる。
なお、第2実施形態に係る他の構成例では、トリミングすることにより作製される抵抗体のパターンは上述したものに限られない。即ち、第2実施形態に係る他の構成例では、トリミング時に、必要に応じて配線パターン21Lの切断する箇所を上記した箇所以外の箇所に変更し、若しくはその切断箇所の増減を変えることで配線長の異なる複数の経路を有する様々な抵抗体のパターンを作製できる。但し、ここでは、紙面の都合上、その抵抗体の全てのパターンについての説明をするのは困難であるため、その説明は省略する。
以上、第2実施形態に係る他の構成例では、上記した第2実施形態と比べて、配線長の異なる抵抗体をより多く作製できるので、終端抵抗体53の抵抗値の微調整がより一層し易くなる。なお、第2実施形態に係る他の構成例において、その他の作用効果等は第1実施形態と同様であり、その説明は省略する。
[第3実施形態]
次に、図10及び図11を参照して、本発明の第3実施形態に係る方法、即ち第1実施形態の概念と第2実施形態の概念の両方を組み合わせた配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法について説明する。なお、第3実施形態と第1実施形態とを比較した場合、両者は、一対の外部接続用配線35a及び35b付近の構造のみが異なっている。そのため、以下では、上記の第1実施形態と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。
図10(a)は、第3実施形態に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図10(b)は、図10(a)に対応する、トリミングを実施することにより作製された終端抵抗体54等を含む等価回路を示す。図11(a)乃至図11(e)は、図10(a)における配線パターン89の部分のみを拡大して示す図であり、配線パターン89のトリミングする箇所等を示す図である。
一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、Y方向に延在し直線状の形状をなす第1導電層21と、その第1導電層21を覆うように当該第1導電層21上に積層された第2導電層20とを有する。
他方の外部接続用配線35bは、本線部分21c、第1部分21ma(破線部分)、第2部分21mb(破線部分)、第3部分21mc(破線部分)、第4部分21md(破線部分)及び第5部分21me(破線部分)を含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有する。第1部分21ma、第2部分21mb、第3部分21mc、第4部分21md及び第5部分21meの各一端側は、本線部分21cと繋がっている。なお、以下では、説明の便宜上、第1部分21ma、第2部分21mb、第3部分21mc、第4部分21md及び第5部分21meにより構成される抵抗体を「配線パターン89」と総称する。
配線パターン89は、トリミングの対象となる導電層であり、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第1部分21ma、第2部分21mb、第3部分21mc及び第4部分21mdは、各々略コの字状の形状をなしていると共に、第5部分21meはX方向に延在し且つ直線状の形状をなしている。第5部分21meの一端側は、外部接続用配線35aの要素である第2導電層20に覆われており、第5部分21meと第2導電層20とは電気的に接続されている。
ここで、第1部分21maの配線幅をd10とし、第2部分21mbの配線幅をd11とし、第3部分21mcの配線幅をd12とし、第4部分21mdの配線幅をd13とし、第5部分21meの配線幅をd14とした場合、それらの各要素の配線幅は、第1部分21maの配線幅d10>第2部分21mbの配線幅d11>第3部分21mcの配線幅d12>第4部分21mdの配線幅d13>第5部分21meの配線幅d14の関係となっている。
以上の構成を有する第3実施形態では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに差動信号Sig1及びSig2が出力される。
次に、本発明に係る第3実施形態の作用効果について説明する。
第3実施形態では、その製造過程における品質検査時にトリミングの対象となる、配線パターン89を上記した形状に形成するようにしている。したがって、第3実施形態では、その一例として、図11(a)乃至図11(e)に示すように、配線パターン89の×印で示される部分をレーザー等により切断することで、5種類の抵抗体、即ち、第1抵抗体21mp、第2抵抗体21mq、第3抵抗体21mr、第4抵抗体21ms及び第5抵抗体21mtを形成することが可能となる。
ここで、外部接続用配線35aと第5部分21meの境界点をP1とし、第1部分21maと本線部分21cとの境界点をP2とし、第2部分21mbと本線部分21cとの境界点をP3とし、第3部分21mcと本線部分21cとの境界点をP4とし、第4部分21mdと本線部分21cとの境界点をP5とし、第5部分21meと本線部分21cとの境界点をP6とした場合、点P1〜点P2に至る経路を有する第1抵抗体21mpの配線長は直線L20であり、点P1〜点P3に至る経路を有する第2抵抗体21mqの配線長は直線L21(<直線L20)であり、点P1〜点P4に至る経路を有する第3抵抗体21mrの配線長は直線L22(<直線L21)であり、点P1〜点P5に至る経路を有する第4抵抗体21msの配線長は直線L23(<直線L22)であり、点P1〜点P6に至る経路を有する第5抵抗体21mtの配線長は直線L24(<直線L23)である。
このため、第1抵抗体21mpの抵抗値をR51とした場合、第2抵抗体21mqの抵抗値はR52(<抵抗値R51)であり、第3抵抗体21mrの抵抗値はR53(<抵抗値R52)であり、第4抵抗体21msの抵抗値はR54(<抵抗値R53)であり、第5抵抗体21mtの抵抗値はR55(<抵抗値R54)である。
よって、第3実施形態では、その製造過程における品質検査時に、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに適正な差動信号Sig1及びSig2を出力するために配線パターン89の抵抗値を増加させる必要がある場合、図11(a)乃至図11(e)に示す、第1部分21ma、第2部分21mb、第3部分21mc、第4部分21md及び第5部分21meの上記した部分を切断(トリミング)することにより、容易に高精度の終端抵抗体54を作製することができる。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去することにより、さらなる終端抵抗体54の微調整(抵抗値の合わせ込み)を行うこともできる。また、終端抵抗体54の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン89に対してトリミングを実施する必要はない。
これにより、液晶の駆動時に、FPC40側から一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33a側へ適正な差動信号Sig1及びSig2を出力することが可能となる。なお、第3実施形態に係るその他の作用効果等は、上記した第1実施形態と同様であり、その説明は省略する。
なお、第3実施形態では、トリミングすることにより作製される抵抗体の配線パターンは上述したものに限られない。即ち、第3実施形態では、トリミング時に、必要に応じて配線パターン89の切断する箇所を上記した箇所以外の箇所に変更し、若しくはその切断箇所の増減を変えることで配線長の異なる複数の経路を有する様々な抵抗体のパターンを作製できる。但し、ここでは、紙面の都合上、その抵抗体の全てのパターンについての説明をするのは困難であるため、その説明は省略する。
[変形例]
なお、上記では、終端抵抗体を作製するための配線パターンとして上記した第1乃至第3実施形態の構成例を挙げたが、これらの構成はあくまで一例であり、終端抵抗体を作製するための配線パターンは、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。
また、上記の各実施形態では、一対の外部接続用配線35a及び35bの間に配線パターンを設けてその適当な部分を切断することにより高精度の終端抵抗体を作製するようにしたが、これに限らず、本発明では、一対の外部接続用配線35a及び35bの間に配線パターンを設けてその適当な部分を切断することなく、その端部をレーザーで除去することにより、高精度の終端抵抗体を作製するようにしても構わない。
また、上記の各実施形態では、透過型の液晶装置に本発明を適用することとしたが、これに限らず、反射型又は半透過反射型の液晶装置に本発明を適用するようにしても構わない。また、上記の各実施形態及び変形例では、TFD素子やTFT素子などのスイッチング素子を有するアクティブマトリクス方式の液晶装置に本発明を適用したが、これに限らず、スイッチング素子を有しない、いわゆる単純マトリクス方式の液晶装置に本発明を適用するようにしても構わない。
また、上記の実施形態では、スイッチング素子としてTFD素子27を用いた例について説明したが、本発明の適用はこれには限定されない。即ち、本発明は、TFD素子27の代わりに、スイッチング素子の他の例としてのアモルファスTFT(Thin Film Transistor)素子などの三端子素子を用いることも可能である。図12に、アモルファスTFT素子の断面図を示す。
図12おいて、TFT素子45は、図示しないゲート線から分岐したゲート電極401の上に、それを覆うようにゲート絶縁膜402が設けられている。ゲート絶縁膜402の上には、ゲート電極401に重なるようにa−Si層403が設けられている。a−Si層403の上には、2つに分断されたn+−a−Si層406a、406bが設けられている。さらに、n+−a−Si層406aの上には図示しないソース線から分岐したソース電極407が設けられ、n+−a−Si層406bの上にはドレイン電極408が設けられている。ドレイン電極408の一部は、画素電極10の一部と重なり合っており、その両者は電気的に接続されている。なお、かかるアモルファスTFT素子が適用される素子基板は、既知の各種の構成を採用することができる。
[液晶装置の製造方法]
次に、図13乃至図16を参照して、本発明の上記第1乃至第3実施形態の液晶装置100の製造方法について説明する。なお、第1乃至第3実施形態は略同様の構成なので、以下では、図5に示される上記した第1実施形態に係る他の構成例の製造方法を中心に説明すると共に、当該他の構成例と特に異なる点などについては補足的に説明する。
図13は、本発明の第1実施形態に係る他の構成例についての製造方法を示すフローチャートである。図14は、図13における工程S1に対応する素子基板の製造方法を示すフローチャートである。図15及び図16は、図14における工程P1〜P4に対応する工程図を示す。なお、図15(a)及び(b)並びに図16(a)において、二点差線で囲まれる領域33xはドライバIC33が実装される領域を示している。
まず、素子基板を作製する(工程S1)。かかる素子基板は工程P1〜P5を経ることにより作製される。まず、外部接続用配線35の要素である第1導電層のパターニングを実行する(工程P1)。
具体的には、図15(a)に示すように、ガラスなどの絶縁性を有する材料により形成された下側基板1の張り出し領域36上に、CrやAlなどの金属単体、或いはAlMoなどの金属化合物などよりなる金属膜を所定の厚さに積層し、その後、その金属膜を同図の形状にパターニングする。これにより、外部接続用配線35aが形成されるべき領域35axに直線状の形状をなす第1導電層21が形成される。また、外部接続用配線35bが形成されるべき領域35bxには、本線部分21c、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iを含む第1導電層21が形成される。ここで、本線部分21cはY方向に延在するように形成される。また、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iは、それぞれ、本線部分21cから外部接続用配線35aが形成されるべき領域35ax側に略折れ曲がるように形成される。また、このとき、第1部分21dの配線幅はd3に、第2部分21eの配線幅はd4(>d3)に、第3部分21fの配線幅はd5(>d4)に、第4部分21gの配線幅はd6(>d5)に、第5部分21hの配線幅はd7(>d6)に、第6部分21iの配線幅はd8(>d7)に夫々設定される。ここで、配線幅d3、配線幅d4、配線幅d5、配線幅d6、配線幅d7及び配線幅d8は各々所望の関係に設定することができる。
また、かかる工程P1では、外部接続用配線35の要素である第1導電層21と同一の材料によって、図3等に示されるデータ線32、引き回し配線31、TFD素子27の要素である第2金属膜316及び336(TFT素子45の場合にはゲート電極401)なども同時に形成される(図示略)。
なお、かかる素子基板に、スイッチング素子としてTFD素子27ではなくTFT素子45を設ける場合には、下側基板1上及び外部接続用配線35の要素である第1導電層21上などにゲート絶縁膜402(層間絶縁膜)が積層されることになるので、この場合は、次工程である工程P2において、外部接続用配線35の要素である第2導電層20と、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iとを電気的に接続させる必要があるため、フォトリソグラフィー技術などにより、それらの各要素の終端部分に、図15(b)に示すように、予め複数のコンタクトホール(開口)21zを設けておく必要がある。
次に、外部接続用配線35の要素である第2導電層20のパターニングを実行する(工程P2)。具体的には、図16(a)に示すように、下側基板1上及び外部接続用配線35の要素である第1導電層21上にITOやIZOなどの透明性を有する導電膜を所定の厚さに積層し、その後、その透明性を有する導電膜を同図の形状にパターニングする。これにより、外部接続用配線35aの要素である第1導電層21上に、直線状の形状をなす第2導電層20bが形成されると共に、当該第2導電層20bから、外部接続用配線35bの要素である第1導電層21側に延在するように略矩形状の形状をなす第2導電層20c(第7抵抗体20c)が形成され、外部接続用配線35aが形成される。このとき、第2導電層20cの一部と、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iの各終端部付近とは電気的に接続される。また、外部接続用配線35bの要素である第1導電層21上に、直線状の形状をなす第2導電層20が形成され、外部接続用配線35bが形成される。好適な例では、外部接続用配線35aの要素である第2導電層20c(第7抵抗体20c)は、最終的に形成される終端抵抗体86の全面積の過半数を占めるような面積を有するように形成するのが好ましい。
こうして、シート抵抗値の異なる2種類以上の導電材料よりなる配線パターン86が、下側基板1上であって、一対の外部接続用配線35a及び35bの間に、且つ、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられる。
次に、ドライバIC33が実装されるべき領域33xに、ACF80を介して、レシーバ33aを含むドライバIC33を実装すると共に、一対の外部接続用配線35a及び35bを含む外部接続用配線35の他端側に、図示しないACFを介してFPC40を取り付ける(工程P3)。これにより、一対の外部接続用配線35a及び35bの一端側はドライバIC33内のレシーバ33aと電気的に接続される一方、一対の外部接続用配線35a及び35bの他端側はFPC40と電気的に接続される。これにより、FPC40側から、一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33aに差動信号Sig1及びSig2を出力することが可能となる。
次に、素子基板の品質検査の一部として、配線パターンのトリミングを実行する(工程P4)。具体的には、まず、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに差動信号Sig1及びSig2を出力する。これにより、レシーバ33aが適正な差動信号Sig1及びSig2を受信できている場合には、配線パターン86のトリミング(切断等)を実施する必要はない。この場合、配線パターン86が最終的な終端抵抗体51(図6(b)も参照)となる。
しかし、そうでない場合、即ち、配線パターン86の抵抗値が小さいためにレシーバ33aが適正な差動信号Sig1及びSig2を受信できず、その配線パターン86の抵抗値を増加させる必要がある場合には、第1部分21d(第1抵抗体21d)、第2部分21e(第2抵抗体21e)、第3部分21f(第3抵抗体21f)、第4部分21g(第4抵抗体21g)、第5部分21h(第5抵抗体21h)及び第6部分21i(第6抵抗体21i)のうち、少なくとも1つ以上の抵抗体をレーザーやエッチング技術などを用いてトリミング(切断及び除去等)することにより、容易に、当該不具合を解消することが可能な高精度の終端抵抗体51を作製することができる。
こうして作製された終端抵抗体51は、図6に示すように、第7抵抗体20c(抵抗値R2)と、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、少なくとも1以上の抵抗体(抵抗値R2x)とを直列接続した構成を有する。
これにより、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに適正な差動信号Sig1及びSig2を確実に出力することが可能となる。
次に、位相差板11やバックライト15などの他の構成要素の取付け等を行う(工程P5)。こうして、上記した第1実施形態の他の構成例に係る素子基板が作製される。また、上記同様の方法により、上記した第1実施形態の他の構成例に係る素子基板以外の、上記した各種実施形態に係る素子基板を作製することができる(図示略)。
次に、図13に戻り、図2及び図4に示されるカラーフィルタ基板92を周知の方法によって作製する(工程S2)。次に、上記の素子基板と、カラーフィルタ基板92とをシール材3を介して貼り合わせ、そのシール材3の内側に液晶の封入等を行う。こうして、本発明の上記第1乃至第3実施形態の液晶装置100が作製される。
この液晶装置100の製造方法によれば、終端抵抗体51を、一対の外部接続用配線35a及び35bと同一の工程で且つ同一の材料により形成するようにしている。よって、終端抵抗体51を作製するための独立の工程を設けなくて済み、工程が増加するのを防止できる。但し、トリミングを実施して高精度の終端抵抗体51を作製する必要がある場合には、勿論、その分だけ工程は増加することになる。
[電子機器]
次に、本発明に係る第1乃至第3実施形態の液晶装置100を電子機器の表示装置として用いる場合の実施形態について説明する。
図17は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶装置100と、これを制御する制御手段410とを有する。ここでは、液晶装置100を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。
表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。
表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。
次に、本発明の第1乃至第3実施形態に係る液晶装置100を適用可能な電子機器の具体例について図18を参照して説明する。
まず、本発明の第1乃至第3実施形態に係る液晶装置100を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図18(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶装置をパネルとして適用した表示部713とを備えている。
続いて、本発明の第1乃至第3実施形態に係る液晶装置100を、携帯電話機の表示部に適用した例について説明する。図18(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明の第1乃至第3実施形態に係る液晶装置を適用した表示部724を備える。
なお、本発明の第1乃至第3実施形態に係る液晶装置100を適用可能な電子機器としては、図18(a)に示したパーソナルコンピュータや、図18(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。
20 第2導電層、 21 第1導電層、 27 TFD素子、 33 ドライバIC、 33a レシーバ、 35 外部接続用配線、 36 張り出し領域、 40 FPC、 45 TFT素子、 85、86、87、88、89、21k、21L 配線パターン、 80 ACF、 91 素子基板、 92 カラーフィルタ基板、 100 液晶装置。