JPH04186647A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04186647A JPH04186647A JP2312207A JP31220790A JPH04186647A JP H04186647 A JPH04186647 A JP H04186647A JP 2312207 A JP2312207 A JP 2312207A JP 31220790 A JP31220790 A JP 31220790A JP H04186647 A JPH04186647 A JP H04186647A
- Authority
- JP
- Japan
- Prior art keywords
- wafer test
- pads
- wire bonding
- pad
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000012360 testing method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 2
- 239000012141 concentrate Substances 0.000 abstract 1
- 239000000523 sample Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 2
- 241000404724 Creediidae Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体基板上に設けられたウェハテストに用
いる針当て専用パッドの構造に関するも・のである。
いる針当て専用パッドの構造に関するも・のである。
第８図は従来の半導体集積回路のパッドの配置を示すＸ
ｆＬ面図で１図において、＋Ｉｌは半導体チップ、・４
：は内部回路部％ｄｚはワイヤボンディング・ウェハテ
スト兼用パッド、・ｉ：ｌｊワイヤボンディング・ウェ
ハテスト兼用パッドｕ２１と内部回路部１４．１を接続
する配線部である。
ｆＬ面図で１図において、＋Ｉｌは半導体チップ、・４
：は内部回路部％ｄｚはワイヤボンディング・ウェハテ
スト兼用パッド、・ｉ：ｌｊワイヤボンディング・ウェ
ハテスト兼用パッドｕ２１と内部回路部１４．１を接続
する配線部である。
次に動作について説明する。
ウエハテストハウエハブローバの先端をポンディングパ
ッドｕ２１１ｃ当てて行なう。
ッドｕ２１１ｃ当てて行なう。
この時、プローバーの位置決めは半導体チップ上の一点
を中心に行ないウエノ・テストｔ−行ないまたバッドｕ
’ａｈ半導体チップ１１＋の全面に図示の如く配置され
ていた。
を中心に行ないウエノ・テストｔ−行ないまたバッドｕ
’ａｈ半導体チップ１１＋の全面に図示の如く配置され
ていた。
また、この時プローバーの先端の圧力によって、ポンデ
ィングパッドＵがきずが付けられる。
ィングパッドＵがきずが付けられる。
その後アセンブリプロセスにおいて、ウェハテスト時に
きすが付けられたポンプイングツくラドＱに金・アルミ
ニクム等の金属を用いてワイヤボンドを行なう。
きすが付けられたポンプイングツくラドＱに金・アルミ
ニクム等の金属を用いてワイヤボンドを行なう。
従来の半導体装置はウエノ１テスト用パッドとワイヤボ
ンディング用パッドを兼用しているので、パッドのきす
入りによる信頼性の低下が起こるなどの問題軸があり、
′また従来のパッドの配置ではウェハテスト時に針当て
をするパッドが半導体チップ全面に配置されているため
、ウエハプローバの位置決めがずれた場合に位置決めの
点からはなれればはなれるほどずれが大きくなるなどの
問題頃もあった０ この発明は上記のような問題屯を解消するためになされ
たもので、ウニノー−テストを容易にできるとともに、
高信頼度のワイヤボンドができる半導体装置を得ること
を目的とする◎〔課題を解決する九めの手段〕 この発明に係る半導体装置は、ウニノーテスト専用パッ
ドを設けると共に、そのパッドを半導体チップの一辺方
向に集中的に配置したものである。
ンディング用パッドを兼用しているので、パッドのきす
入りによる信頼性の低下が起こるなどの問題軸があり、
′また従来のパッドの配置ではウェハテスト時に針当て
をするパッドが半導体チップ全面に配置されているため
、ウエハプローバの位置決めがずれた場合に位置決めの
点からはなれればはなれるほどずれが大きくなるなどの
問題頃もあった０ この発明は上記のような問題屯を解消するためになされ
たもので、ウニノー−テストを容易にできるとともに、
高信頼度のワイヤボンドができる半導体装置を得ること
を目的とする◎〔課題を解決する九めの手段〕 この発明に係る半導体装置は、ウニノーテスト専用パッ
ドを設けると共に、そのパッドを半導体チップの一辺方
向に集中的に配置したものである。
この発明におけるウェハテスト専用パッドは、ウェハテ
スト専用パッドとワイヤボンデインパッドとを分離しで
あるので、ウェハテストによりきずつけられたパッドに
ワイヤボンディングをしなくても隣み、１７ｔ、両パッ
ドを分離したため、ウェハテストパッドを半導体チップ
の一辺方向に集中的に配置することが可能になる。
スト専用パッドとワイヤボンデインパッドとを分離しで
あるので、ウェハテストによりきずつけられたパッドに
ワイヤボンディングをしなくても隣み、１７ｔ、両パッ
ドを分離したため、ウェハテストパッドを半導体チップ
の一辺方向に集中的に配置することが可能になる。
以下、この発明の一実施例を図について説明する。
第１図において、１１は半導体チップ、：２１は電源用
ワイヤボンディングパッド、３］ハエ１０用ワイヤポン
デイングパツド、）４１は内部回路、・６）は市源用り
エハテストパッド、 １６１ｄ Ｉ１０用ウエノ１テス
トパッド、＋７１Ｆｉｆｉ源柑ウエハテストパツド１６
（及び工１０ＦＦ３ウェハテストバッド；６）の信号を
内部Ｌ！ｌｕｌ 路１４＋に伝えるか否かｔ決めるウニ
ノーテストパッド接続用ｎ−チャンネルトランジスタ、
＋８）ｌｄ′１源用ウェハテストパッド（２：及びＩ１
０用ワイヤボンディングパッド１３）ヲ内部回路１４）
と接続する配線、（９）はウェハテストパッド接続用Ω
−チャンネルトランジスタ（７）と内部回路（４）を接
続する配線、ｔｌαは電源用ウニノ・テストパッド６１
及びＩ ／ ＯＪｉウェハテストパッド１６）ラウェハ
チストパッド接続用ｎ−チャンネルトランジスタ１７１
と接続する配線、ＩＩＩＩｒｉウニノーテストパッド接
続用ｎ−チャンネルトランジスタ１７）のゲート電圧コ
ントロール用配線である。
ワイヤボンディングパッド、３］ハエ１０用ワイヤポン
デイングパツド、）４１は内部回路、・６）は市源用り
エハテストパッド、 １６１ｄ Ｉ１０用ウエノ１テス
トパッド、＋７１Ｆｉｆｉ源柑ウエハテストパツド１６
（及び工１０ＦＦ３ウェハテストバッド；６）の信号を
内部Ｌ！ｌｕｌ 路１４＋に伝えるか否かｔ決めるウニ
ノーテストパッド接続用ｎ−チャンネルトランジスタ、
＋８）ｌｄ′１源用ウェハテストパッド（２：及びＩ１
０用ワイヤボンディングパッド１３）ヲ内部回路１４）
と接続する配線、（９）はウェハテストパッド接続用Ω
−チャンネルトランジスタ（７）と内部回路（４）を接
続する配線、ｔｌαは電源用ウニノ・テストパッド６１
及びＩ ／ ＯＪｉウェハテストパッド１６）ラウェハ
チストパッド接続用ｎ−チャンネルトランジスタ１７１
と接続する配線、ＩＩＩＩｒｉウニノーテストパッド接
続用ｎ−チャンネルトランジスタ１７）のゲート電圧コ
ントロール用配線である。
匠米の場合はウェハテストを行なった補合。
ポンディングパッド、１２１にはプローバーの先端の圧
力によってきすが付いた。このため今 の発明 はウェ
ハテストパッド１１ｉ１ ＆び１６）とワイヤボンドパ
ッド１！１及び３１を分離することにより、プローバー
できずの付いたパッドにワイヤボンディングをする必要
がなくなる。このため、高信頼度のワイヤボンディング
會得ることが可能になる。
力によってきすが付いた。このため今 の発明 はウェ
ハテストパッド１１ｉ１ ＆び１６）とワイヤボンドパ
ッド１！１及び３１を分離することにより、プローバー
できずの付いたパッドにワイヤボンディングをする必要
がなくなる。このため、高信頼度のワイヤボンディング
會得ることが可能になる。
また、ウェハテストパッド、６１及び（釦とワイヤボン
ディングパッド（！）及び３＋ ｔ ７） 峻すること
罠より、ウェハテストパッド・１及び（６１を半導体チ
ップ（１りの一辺方向に図示の妬く集中的に配置するこ
とにより、ウェハテスト時の位置決め場所からウェハテ
ストパッド、６：及び（釦筐での距離を短くすることが
可能になり位置決めのずれによるウェハテストパッド＋
５１及び１６）でのプローブのずれが小さく抑えること
ができる。
ディングパッド（！）及び３＋ ｔ ７） 峻すること
罠より、ウェハテストパッド・１及び（６１を半導体チ
ップ（１りの一辺方向に図示の妬く集中的に配置するこ
とにより、ウェハテスト時の位置決め場所からウェハテ
ストパッド、６：及び（釦筐での距離を短くすることが
可能になり位置決めのずれによるウェハテストパッド＋
５１及び１６）でのプローブのずれが小さく抑えること
ができる。
また１源用ウエハテストパツド＋５１の信号により、ウ
ェハテストパッド接続用Ω−チャンネルトランジスタ１
７＋がコントロールでき１例えばウェハテスト時ハ鑞源
用つニノ−テストノ（ラドｔａ＋ Ｋ邂源覗王を印加す
ることにより、ウニノーテストパッド接続用ｎ−チャン
ネルトランジスタ１））がオンし、各ウニノ・テスト用
パッド・６）及び（６）が内部回路と接続される。
ェハテストパッド接続用Ω−チャンネルトランジスタ１
７＋がコントロールでき１例えばウェハテスト時ハ鑞源
用つニノ−テストノ（ラドｔａ＋ Ｋ邂源覗王を印加す
ることにより、ウニノーテストパッド接続用ｎ−チャン
ネルトランジスタ１））がオンし、各ウニノ・テスト用
パッド・６）及び（６）が内部回路と接続される。
以上のようにこの発明によれば、ワイヤポンディング川
パッドとウニノーテスト用ノ（ラドを分離したので、フ
ェノ飄テストによりきす付けられたパッドにワイヤボン
ディングをしなくて済むため％高信頼度のワイヤボンデ
ィングが得られ・また、両）（ラドを５＋離したため、
ウニノ・テストパッドを半導体チップの一辺方向に集中
的に配置することが可能になり、ウニノ・テスト時の位
置決めが容易になるという効果があるＯ転 図面の簡単
な説明 − 第１図はこの発明の一＊ｍ１ＮＪである半導体装置の平
面図、＠Ｂ図に従来の半導体装置の平面図である。
パッドとウニノーテスト用ノ（ラドを分離したので、フ
ェノ飄テストによりきす付けられたパッドにワイヤボン
ディングをしなくて済むため％高信頼度のワイヤボンデ
ィングが得られ・また、両）（ラドを５＋離したため、
ウニノ・テストパッドを半導体チップの一辺方向に集中
的に配置することが可能になり、ウニノ・テスト時の位
置決めが容易になるという効果があるＯ転 図面の簡単
な説明 − 第１図はこの発明の一＊ｍ１ＮＪである半導体装置の平
面図、＠Ｂ図に従来の半導体装置の平面図である。
図において、１１は半導体チップ％（２（は砿源用ワイ
ヤボンｉイングバツド、３＋ｄＩ１０ｉワイヤボンディ
ングパッド、４１ａ内部回路、６）は電源用ウェハテス
トパッド、 ＋６１１１’！： Ｉｌｏ ｍウェハテス
トパッド、ｊ７）はウェハテストパッド接続用ｎ−チャ
ンネルトランジスタ、ｔｓ＋＃″ｉワイヤボンディング
パッドと内部回路とを接続する配線、（９）はウェハテ
ストパッド接続用ｎ−チャンネルトランジスタと内部回
路とを接続する配線、（１αはウェハテストパッドとウ
ェハテストパッド接続用ｎ−チャンネルトランジスタと
を接続する配線、ｕｕＨウェハテストパッド接続接続用
子ャンネルトランジスタのゲート電圧コントロール用配
線を示す。
ヤボンｉイングバツド、３＋ｄＩ１０ｉワイヤボンディ
ングパッド、４１ａ内部回路、６）は電源用ウェハテス
トパッド、 ＋６１１１’！： Ｉｌｏ ｍウェハテス
トパッド、ｊ７）はウェハテストパッド接続用ｎ−チャ
ンネルトランジスタ、ｔｓ＋＃″ｉワイヤボンディング
パッドと内部回路とを接続する配線、（９）はウェハテ
ストパッド接続用ｎ−チャンネルトランジスタと内部回
路とを接続する配線、（１αはウェハテストパッドとウ
ェハテストパッド接続用ｎ−チャンネルトランジスタと
を接続する配線、ｕｕＨウェハテストパッド接続接続用
子ャンネルトランジスタのゲート電圧コントロール用配
線を示す。
なお、図中、同一符号に１刺−１又は相当部分倉示す。
Claims (1)
- 半導体基板上に配置された半導体集積回路のワイヤボン
ディングパッドと、ウェハテストに用いる針当て用パッ
ド及びこのウェハテストに用いる針当て用パッドを切換
えるための切換え用トランジスタ回路を備えたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2312207A JPH04186647A (ja) | 1990-11-16 | 1990-11-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2312207A JPH04186647A (ja) | 1990-11-16 | 1990-11-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186647A true JPH04186647A (ja) | 1992-07-03 |
Family
ID=18026493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2312207A Pending JPH04186647A (ja) | 1990-11-16 | 1990-11-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956567A (en) * | 1994-12-19 | 1999-09-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip and semiconductor wafer having power supply pads for probe test |
-
1990
- 1990-11-16 JP JP2312207A patent/JPH04186647A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956567A (en) * | 1994-12-19 | 1999-09-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip and semiconductor wafer having power supply pads for probe test |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6478211B2 (en) | Device and method for clamping and wire-bonding the leads of a lead frame one set at a time | |
| FI881338A0 (fi) | Foerfarande och process vid testning av tillfoerlitligheten av mikrokretschips samt vid utfoerande av dessa anvaendbar ny integrerad krets. | |
| US5263246A (en) | Bump forming method | |
| US6182882B1 (en) | Angled transducer-dual head bonder for optimum ultrasonic power application and flexibility for tight pitch leadframe | |
| JPH04186647A (ja) | 半導体装置 | |
| JPH07245401A (ja) | 縦型半導体装置の特性測定方法 | |
| US6426531B1 (en) | Semiconductor integrated circuit device and a method of assembly thereof | |
| KR101975108B1 (ko) | 분할된 솔더 패드를 갖는 집적 회로 다이 | |
| US9435849B2 (en) | Method for testing semiconductor dies and a test apparatus | |
| JPH02156547A (ja) | フレキシブル基板と集積回路のテスト方法 | |
| JPH06252329A (ja) | 半導体装置 | |
| JPS6251231A (ja) | 半導体集積回路装置 | |
| JPH11326367A (ja) | プローブヘッド及びそれを用いた電気特性測定方法 | |
| JPH0360050A (ja) | 半導体装置 | |
| JPH01145842A (ja) | 半導体装置 | |
| JPH11108992A (ja) | 半導体集積回路及び電子装置 | |
| JPH0458573A (ja) | 超電導接続方法 | |
| KR20010039902A (ko) | 칩·온·칩 구조의 반도체장치 | |
| JPH0357237A (ja) | 半導体装置およびその測定方法 | |
| JPH0613439A (ja) | 電子部品におけるワイヤーボンディングの検査方法 | |
| JPH05251501A (ja) | Ｔａｂテープ | |
| JPH01217934A (ja) | キャリアテープ | |
| JPH0563019A (ja) | 半導体装置 | |
| KR20070057452A (ko) | 더미 배선 패턴을 갖는 센터 패드형 반도체 칩을 이용한반도체 패키지용 인쇄회로기판 | |
| JPH1012680A (ja) | 半導体装置 |