JPH04184797A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH04184797A JPH04184797A JP2316339A JP31633990A JPH04184797A JP H04184797 A JPH04184797 A JP H04184797A JP 2316339 A JP2316339 A JP 2316339A JP 31633990 A JP31633990 A JP 31633990A JP H04184797 A JPH04184797 A JP H04184797A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- circuit
- emitter follower
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 230000003139 buffering effect Effects 0.000 abstract 1
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ピークホールド回路に関し、特に半導体集
積回路に内蔵するのに適した回路に関するものである。
積回路に内蔵するのに適した回路に関するものである。
第２図は従来のこの種のピークホールド回路の回路図の
一例である。
一例である。
図において、■は信号入力端子、２は信号出力端子、３
は絶対値回路、４は制御信号発生器、５は引き算回路、
Ｐｒｌ〜Ｐｒｆｉとｐ、Ｉ、ｐ、、は、ピーク値サンプ
ルホールド回路、Ｃｒ Ｉ〜ＣｒｓとＣＤＩ〜Ｃ０はホ
ールドコンデンサ、Ｈｒ、〜Ｈｒ、とＨｐｌ〜Ｈ，、、
はバッファ回路、Ｑ ｒ ｌ〜Ｑ ｒｔとＱ１〜Ｑ ｐ
７はトランジスタ、■、、１〜Ｉ ａｒ。＋Ｉａｐｌ
〜１．．．．。
は絶対値回路、４は制御信号発生器、５は引き算回路、
Ｐｒｌ〜Ｐｒｆｉとｐ、Ｉ、ｐ、、は、ピーク値サンプ
ルホールド回路、Ｃｒ Ｉ〜ＣｒｓとＣＤＩ〜Ｃ０はホ
ールドコンデンサ、Ｈｒ、〜Ｈｒ、とＨｐｌ〜Ｈ，、、
はバッファ回路、Ｑ ｒ ｌ〜Ｑ ｒｔとＱ１〜Ｑ ｐ
７はトランジスタ、■、、１〜Ｉ ａｒ。＋Ｉａｐｌ
〜１．．．．。
Ｉ ｂｒ ｌ 〜Ｉ ｂｙ。＋ Ｉ ｂｔｌ 〜Ｉ
Ｉ＋９＋＋ ｒ Ｉ ｃｒおよび１、は定電流源であ
る。また、５ｌ−３ｎはサンプリング信号入力端子、Ｃ
１〜Ｃｎはホールドコンデンサ放電用信号入力端子であ
る。これらの入力端子に印加する信号および各時間のピ
ーク値を信号出力端子に出力するタイミングを決定する
制御信号発生器４の出力制御信号Ｏ１〜Ｏｎのタイミン
グチャートを第３図に示す。
Ｉ＋９＋＋ ｒ Ｉ ｃｒおよび１、は定電流源であ
る。また、５ｌ−３ｎはサンプリング信号入力端子、Ｃ
１〜Ｃｎはホールドコンデンサ放電用信号入力端子であ
る。これらの入力端子に印加する信号および各時間のピ
ーク値を信号出力端子に出力するタイミングを決定する
制御信号発生器４の出力制御信号Ｏ１〜Ｏｎのタイミン
グチャートを第３図に示す。
次に第２図の回路の動作を、第３図のタイミングチャー
トを用いて説明する。
トを用いて説明する。
信号入力端子１に加えられた入力信号は絶対値回路３で
全波整流された後、ピーク値サンプルホールド回路ＰＰ
Ｉ〜ｐ Ｐ＋＋に入力される。ピーク値サンプルホール
ド回路では、サンプリング信号かハイ電圧の時間内での
入力信号のピーク値に対応した電圧かホールド用コンデ
ンサＣＰＩ〜Ｃ７に出力される。サンプリング信号がロ
ウ電圧のときは、このコンデンサによってサンプリング
されたピーク値に対応された電圧か保持される。適当な
時間間隔でサンプルホールドされた各時間のピーク値に
対応した電圧は制御信号発生器４の出力制御信号によっ
て順番に信号出力端子２に出力される。
全波整流された後、ピーク値サンプルホールド回路ＰＰ
Ｉ〜ｐ Ｐ＋＋に入力される。ピーク値サンプルホール
ド回路では、サンプリング信号かハイ電圧の時間内での
入力信号のピーク値に対応した電圧かホールド用コンデ
ンサＣＰＩ〜Ｃ７に出力される。サンプリング信号がロ
ウ電圧のときは、このコンデンサによってサンプリング
されたピーク値に対応された電圧か保持される。適当な
時間間隔でサンプルホールドされた各時間のピーク値に
対応した電圧は制御信号発生器４の出力制御信号によっ
て順番に信号出力端子２に出力される。
例えば出力制御信号０１かハイ電圧のときは、トランジ
スタＱ ｐａかオン、トランジスタＱｐ、７がオフとな
るので、トランジスタＱ ＰＩと定電流源１ ｃｐから
なるエミッタフォロワ回路が働き、第３図のタイミング
チャートでＡ区間と示したピーク値に対応した電圧か、
ホールドコンデンサのバッファである、トランジスタＱ
ＰＩと定電流源■、、１およびＱ Ｐ２と定電流源Ｉ
ｂＰ＋からなる２つのエミッタフォロワ回路と、引き算
回路５を通して信号出力端子２に出力される。
スタＱ ｐａかオン、トランジスタＱｐ、７がオフとな
るので、トランジスタＱ ＰＩと定電流源１ ｃｐから
なるエミッタフォロワ回路が働き、第３図のタイミング
チャートでＡ区間と示したピーク値に対応した電圧か、
ホールドコンデンサのバッファである、トランジスタＱ
ＰＩと定電流源■、、１およびＱ Ｐ２と定電流源Ｉ
ｂＰ＋からなる２つのエミッタフォロワ回路と、引き算
回路５を通して信号出力端子２に出力される。
なお、この回路例では引き算回路５の負入力端子には絶
対値回路３の基準電圧をサンプルホールドした信号か入
力され、サンプルホールド動作で発生する誤差電圧をキ
ャンセルできるようにしである。
対値回路３の基準電圧をサンプルホールドした信号か入
力され、サンプルホールド動作で発生する誤差電圧をキ
ャンセルできるようにしである。
従来の回路ではホールドコンデンサかバッファであるエ
ミッタフォロワ回路のトランジスタのベースに接続され
ているので、ホールド時にはベース電流によってコンデ
ンサの電荷か徐々に放電され、第３図のタイミングチャ
ートに示したように時間か経過するとサンプリング直後
の電圧と△■だけの誤差か発生するようになる。
ミッタフォロワ回路のトランジスタのベースに接続され
ているので、ホールド時にはベース電流によってコンデ
ンサの電荷か徐々に放電され、第３図のタイミングチャ
ートに示したように時間か経過するとサンプリング直後
の電圧と△■だけの誤差か発生するようになる。
この誤差を小さくするためには、ホールドコンデンサの
容量を大きくしなければならず、特に半導体集積回路化
する場合は容量が大きいため集積回路に内蔵できないと
いう問題があった。
容量を大きくしなければならず、特に半導体集積回路化
する場合は容量が大きいため集積回路に内蔵できないと
いう問題があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ホールド用のコンデンサの容量を小さくで
き、集積回路に内蔵できるようにしたピークホールド回
路を得ることを目的とする。
れたもので、ホールド用のコンデンサの容量を小さくで
き、集積回路に内蔵できるようにしたピークホールド回
路を得ることを目的とする。
この発明にかかるピークホールド回路は、適当な時間間
隔で複数回ピークホールドした各時間のピーク値を保持
する複数個のホールド用のコンデンサにベースが接続さ
れる複数個のエミッタフォロワ用のトランジスタのコレ
クタ電流を、後段に出力する時間だけ流れるようにした
ものである。
隔で複数回ピークホールドした各時間のピーク値を保持
する複数個のホールド用のコンデンサにベースが接続さ
れる複数個のエミッタフォロワ用のトランジスタのコレ
クタ電流を、後段に出力する時間だけ流れるようにした
ものである。
この発明においては、ピーク値のホールド用のコンデン
サのバッファ用のエミッタフォロワ用のトランジスタの
コレクタ電流を後段に出力する時間だけ流すようにし、
それ以外の時間には流れないようにしたので、ベース電
流によるコンデンサの電荷の放電を小さくすることがで
きる。
サのバッファ用のエミッタフォロワ用のトランジスタの
コレクタ電流を後段に出力する時間だけ流すようにし、
それ以外の時間には流れないようにしたので、ベース電
流によるコンデンサの電荷の放電を小さくすることがで
きる。
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例によるピークホールド回路
を示す。図において、Ｑ Ｐ４とＱ ｐｓはホールドコ
ンデンサのバッファ用エミッタフォロワ回路のコレクタ
電流をオン／オフするために設けたトランジスタである
。Ｉ ａＰとＩ ｂｐはエミッタフォロワ用の定電流源
であり、各時間のピーク値ホールド用コンデンサのバッ
ファ回路で共通に使用するようにしている。
を示す。図において、Ｑ Ｐ４とＱ ｐｓはホールドコ
ンデンサのバッファ用エミッタフォロワ回路のコレクタ
電流をオン／オフするために設けたトランジスタである
。Ｉ ａＰとＩ ｂｐはエミッタフォロワ用の定電流源
であり、各時間のピーク値ホールド用コンデンサのバッ
ファ回路で共通に使用するようにしている。
次に動作について説明する。第３図のタイミングチャー
トで出力制御信号０１かハイ電圧のときは、トランジス
タＱ ｐ＜とＱ Ｐ５かオンになり、定電流源１ ａＰ
とＩｂＰの電流かそれぞれトランジスタＱ、１とＱ Ｐ
２のコレクタ電流として流れてエミッタフォロワ回路が
動作するので、信号出力端子２にはタイミングチャート
でへ区間と示した時間内のピーク値に対応した電圧か出
力される。
トで出力制御信号０１かハイ電圧のときは、トランジス
タＱ ｐ＜とＱ Ｐ５かオンになり、定電流源１ ａＰ
とＩｂＰの電流かそれぞれトランジスタＱ、１とＱ Ｐ
２のコレクタ電流として流れてエミッタフォロワ回路が
動作するので、信号出力端子２にはタイミングチャート
でへ区間と示した時間内のピーク値に対応した電圧か出
力される。
出力制御信号０１がロウ電圧のときはトランジスタＱ
ｐａがオフになり、トランジスタＱ ｐ＋のコレクタ電
流か流れなくなるので、トランジスタＱ ｐ ＋のベー
ス電流によるコンデンサＣＰＩの電荷の放電が起こらな
くなる。従って、コンデンサに小容量のものが使用でき
るので、集積回路化した場合てもコンデンサを内蔵して
外付部品を削減できるという効果がある。
ｐａがオフになり、トランジスタＱ ｐ＋のコレクタ電
流か流れなくなるので、トランジスタＱ ｐ ＋のベー
ス電流によるコンデンサＣＰＩの電荷の放電が起こらな
くなる。従って、コンデンサに小容量のものが使用でき
るので、集積回路化した場合てもコンデンサを内蔵して
外付部品を削減できるという効果がある。
また、この実施例では、各時間のピーク値ホールド用の
コンデンサのバッファ回路内のエミッタフォロワ回路に
使用する定電流源Ｉ ａＰ＋ Ｉｂｐ＋ １゜、を
全で同じものを使用するようにしたので、定電流源の電
流値のばらつきによる各時間の違いによる誤差を小さく
することかでき、精度のよいピークホールド回路を得る
ことができる。
コンデンサのバッファ回路内のエミッタフォロワ回路に
使用する定電流源Ｉ ａＰ＋ Ｉｂｐ＋ １゜、を
全で同じものを使用するようにしたので、定電流源の電
流値のばらつきによる各時間の違いによる誤差を小さく
することかでき、精度のよいピークホールド回路を得る
ことができる。
以上のように、この発明に係るピークホールド回路によ
れば、ピーク値のホールド用コンデンサのバッファであ
るエミッタフォロワ回路のトランジスタのベース電流を
、後段に出力するときだけしか流れないようにしたので
、ベース電流によるコンデンサの電荷の放電を少なくで
き、コンデンサに小容量のものが使用できるので、集積
回路化した場合でもコンデンサを内蔵して外付部品を削
減できるという効果がある。
れば、ピーク値のホールド用コンデンサのバッファであ
るエミッタフォロワ回路のトランジスタのベース電流を
、後段に出力するときだけしか流れないようにしたので
、ベース電流によるコンデンサの電荷の放電を少なくで
き、コンデンサに小容量のものが使用できるので、集積
回路化した場合でもコンデンサを内蔵して外付部品を削
減できるという効果がある。
第１図はこの発明の一実施例によるピークホールド回路
を示す回路図、第２図は従来の回路を示す図、第３図は
各端子の信号波形のタイミングチャート図である。 図において、■は信号入力端子、２は信号出力端子、３
は絶対値回路、４は制御信号発生器、５は引き算回路、
ｒｅｆは絶対値回路の基準電圧出力端子、ｐ 、 、
〜ｐ ｒｓとＰ ｐｌ〜Ｐ、、、は、ピーク値サンプル
ホールド回路、８１〜Ｓｎはサンプリング信号入力端子
、Ｃ１〜Ｃｎはホールドコンデンサの放電用信号入力端
子、Ｃｒｌ〜ＣｒｔとＣａｌ〜Ｃ０はホールドコンデン
サ、Ｈ１１〜Ｈ１わとＨｐｌ〜Ｈ０はバッファ回路、Ｑ
ｒ Ｉ〜Ｑ ｒｔとＱ ｐ ｌ〜Ｑ ｐ７はトランジ
スタ、Ｉ ａｒ＋ Ｉ ａｌｌ Ｉ ａ□〜Ｉ ａ
ｔ。＋Ｉａｐｌ〜１１１ｐｆｉｌｌゎｒｔ １１＋ｐ
＋ Ｉゎ、１〜Ｉ ｂｅｎｔ Ｉｂ１ｌｌ〜Ｉ ｂ
ｉｌｎ＋ ＩｃｒおよびＩ ｃｏは定電流源である。 なお図中同一符号は同−又は相当部分を示す。
を示す回路図、第２図は従来の回路を示す図、第３図は
各端子の信号波形のタイミングチャート図である。 図において、■は信号入力端子、２は信号出力端子、３
は絶対値回路、４は制御信号発生器、５は引き算回路、
ｒｅｆは絶対値回路の基準電圧出力端子、ｐ 、 、
〜ｐ ｒｓとＰ ｐｌ〜Ｐ、、、は、ピーク値サンプル
ホールド回路、８１〜Ｓｎはサンプリング信号入力端子
、Ｃ１〜Ｃｎはホールドコンデンサの放電用信号入力端
子、Ｃｒｌ〜ＣｒｔとＣａｌ〜Ｃ０はホールドコンデン
サ、Ｈ１１〜Ｈ１わとＨｐｌ〜Ｈ０はバッファ回路、Ｑ
ｒ Ｉ〜Ｑ ｒｔとＱ ｐ ｌ〜Ｑ ｐ７はトランジ
スタ、Ｉ ａｒ＋ Ｉ ａｌｌ Ｉ ａ□〜Ｉ ａ
ｔ。＋Ｉａｐｌ〜１１１ｐｆｉｌｌゎｒｔ １１＋ｐ
＋ Ｉゎ、１〜Ｉ ｂｅｎｔ Ｉｂ１ｌｌ〜Ｉ ｂ
ｉｌｎ＋ ＩｃｒおよびＩ ｃｏは定電流源である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）入力信号を適当な時間間隔で複数回ピークホール
ドし、各時間のピーク値を必要な時間に後段に出力する
ピークホールド回路において、各時間のピーク値を保持
する複数個のコンデンサと、 該複数個のコンデンサにベースが接続された複数個のエ
ミッタフォロワ用のトランジスタとを備え、 該エミッタフォロワ用トランジスタのコレクタ電流を、
後段に出力するときだけ流れるようにしたことを特徴と
するピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316339A JP2597749B2 (ja) | 1990-11-19 | 1990-11-19 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316339A JP2597749B2 (ja) | 1990-11-19 | 1990-11-19 | ピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04184797A true JPH04184797A (ja) | 1992-07-01 |
| JP2597749B2 JP2597749B2 (ja) | 1997-04-09 |
Family
ID=18076020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2316339A Expired - Lifetime JP2597749B2 (ja) | 1990-11-19 | 1990-11-19 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2597749B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002288991A (ja) * | 2001-03-27 | 2002-10-04 | Shimada Phys & Chem Ind Co Ltd | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5615079A (en) * | 1979-07-16 | 1981-02-13 | Mitsubishi Electric Corp | Insulated gate field effect transistor couple |
| JPS63100700A (ja) * | 1986-10-17 | 1988-05-02 | Hitachi Ltd | サンプル・ホ−ルド回路 |
-
1990
- 1990-11-19 JP JP2316339A patent/JP2597749B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5615079A (en) * | 1979-07-16 | 1981-02-13 | Mitsubishi Electric Corp | Insulated gate field effect transistor couple |
| JPS63100700A (ja) * | 1986-10-17 | 1988-05-02 | Hitachi Ltd | サンプル・ホ−ルド回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002288991A (ja) * | 2001-03-27 | 2002-10-04 | Shimada Phys & Chem Ind Co Ltd | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
| JP4754704B2 (ja) * | 2001-03-27 | 2011-08-24 | 島田理化工業株式会社 | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2597749B2 (ja) | 1997-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410270A (en) | Differential amplifier circuit having offset cancellation and method therefor | |
| EP1759461B1 (en) | Method of cyclically converting an analog signal to a multi-bit digital output signal and converter for performing the method | |
| US5500612A (en) | Constant impedance sampling switch for an analog to digital converter | |
| US20060208938A1 (en) | Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes | |
| JPH05175737A (ja) | サンプルホールド型位相比較回路 | |
| JPH098604A (ja) | スイッチドキャパシタ利得段 | |
| JPH08273388A (ja) | サンプル・ホールド回路 | |
| US7969204B1 (en) | Sample hold circuit and method thereof for eliminating offset voltage of analog signal | |
| CN111555727B (zh) | 一种高增益低噪声的开关电容可调增益放大器 | |
| US7173558B2 (en) | Charge comparator with low input offset | |
| US20010006371A1 (en) | Device and method for the rapid digital/analog conversion of pulse width modulated signals | |
| JPH0537365A (ja) | 位相比較器 | |
| US6489914B1 (en) | RSD analog to digital converter | |
| US6642751B1 (en) | Configurable track-and-hold circuit | |
| US6172631B1 (en) | Double-sampling pseudo-3-path bandpass sigma-delta modulator | |
| US7279986B2 (en) | Buffer amplifiers with enhanced efficiency | |
| JPH04184797A (ja) | ピークホールド回路 | |
| JPS61126823A (ja) | アナログデイジタル変換器 | |
| JPS6011491B2 (ja) | Ａｄ変換回路 | |
| US9866237B1 (en) | Low power switched capacitor integrator, analog-to-digital converter and switched capacitor amplifier | |
| US8199040B2 (en) | Analog-to-digital converter | |
| JPH01259628A (ja) | Ａ／ｄ変換器 | |
| US7414564B1 (en) | Enhanced-accuracy converter stages for pipelined signal converter systems | |
| JP3037502B2 (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
| JP3991350B2 (ja) | スイッチトキャパシタ回路 |