JPH04184318A - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JPH04184318A JPH04184318A JP31329190A JP31329190A JPH04184318A JP H04184318 A JPH04184318 A JP H04184318A JP 31329190 A JP31329190 A JP 31329190A JP 31329190 A JP31329190 A JP 31329190A JP H04184318 A JPH04184318 A JP H04184318A
- Authority
- JP
- Japan
- Prior art keywords
- signals
- line
- analog
- digital
- signal system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 102100038460 CDK5 regulatory subunit-associated protein 3 Human genes 0.000 description 1
- 101000882982 Homo sapiens CDK5 regulatory subunit-associated protein 3 Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は液晶パネル、とりわけ液晶駆動用のＩＣ（ドラ
イバーＩＣ）をＣＯＧ 〔ｃｈｉｐ Ｏｎ Ｇｌａｓｓ
）工法などによりガラス基板上に実装したアクティブ
・マトリクス型の液晶パネルに間するものである。
イバーＩＣ）をＣＯＧ 〔ｃｈｉｐ Ｏｎ Ｇｌａｓｓ
）工法などによりガラス基板上に実装したアクティブ
・マトリクス型の液晶パネルに間するものである。
従来の技術
ＣＯＧ工法を用いずに、液晶パネルを駆動しようとした
場合は、フィルムキャリアなどを用いて、駆動用ＩＣの
出力端子のみをガラス基板上の電極に接続し、入力端子
は直接またはフィルムキャリアを介してプリント基板上
のパターンに接続される。よって、駆動用ＩＣの入力端
子は直接ガラス基板上の電極に接続されることがないた
め、ガラス基板上の電極とＩＣ端子の接触抵抗などの影
響を考える必要はなかった。
場合は、フィルムキャリアなどを用いて、駆動用ＩＣの
出力端子のみをガラス基板上の電極に接続し、入力端子
は直接またはフィルムキャリアを介してプリント基板上
のパターンに接続される。よって、駆動用ＩＣの入力端
子は直接ガラス基板上の電極に接続されることがないた
め、ガラス基板上の電極とＩＣ端子の接触抵抗などの影
響を考える必要はなかった。
しかしながら、パネルから引き出された電極数はパネル
の画素数が増えるとともに増加し、複数個の液晶駆動用
ＬＳＩをフィルムキャリアなどによりパネルの外部に取
り付けることは液晶パネルの小型化を妨げる胃因であっ
た。そこで、コンパクトに、かつ高信頼性・低コストで
接続するために、パネルのガラス基板上に液晶駆動用Ｌ
ＳＩを直接実装するＣＯＧ実装工法が今日の主流となり
つつある。
の画素数が増えるとともに増加し、複数個の液晶駆動用
ＬＳＩをフィルムキャリアなどによりパネルの外部に取
り付けることは液晶パネルの小型化を妨げる胃因であっ
た。そこで、コンパクトに、かつ高信頼性・低コストで
接続するために、パネルのガラス基板上に液晶駆動用Ｌ
ＳＩを直接実装するＣＯＧ実装工法が今日の主流となり
つつある。
発明が解決しようとする課題
ところが、ＣＯＧ工法を用いることにより、ＩＣ駆動用
の信号がパネルすなわちガラス基板上に与えられてから
、ＩＣの入力端子に供給されるまでの配線抵抗（通常、
ガラス基板上ではＡｔ配線が用いられる）、およびｌＣ
ｒ４子とガラス基板上の電極との接触抵抗は無視できな
い値になってしまう、特に量産においては、配線抵抗、
接触抵抗の温度、湿度などの動作環境によるばらつき、
および製造工程におけるばらつき要因が考えられ、十分
余裕を持たせた設計にする必要がある。また、最も電流
の流れるグランド端子は配線抵抗による影響を大きく受
けてしまい、中でもディジタル信号系の端子はパルスの
立ち上がり立ち下がりに大電流が流れるため、アナログ
系の信号のＳ／Ｎ比を低下させる要因となる。、ｔな、
高周波のアナログ信号はディジタル信号のノイズマージ
ンを低下させる原因となる。
の信号がパネルすなわちガラス基板上に与えられてから
、ＩＣの入力端子に供給されるまでの配線抵抗（通常、
ガラス基板上ではＡｔ配線が用いられる）、およびｌＣ
ｒ４子とガラス基板上の電極との接触抵抗は無視できな
い値になってしまう、特に量産においては、配線抵抗、
接触抵抗の温度、湿度などの動作環境によるばらつき、
および製造工程におけるばらつき要因が考えられ、十分
余裕を持たせた設計にする必要がある。また、最も電流
の流れるグランド端子は配線抵抗による影響を大きく受
けてしまい、中でもディジタル信号系の端子はパルスの
立ち上がり立ち下がりに大電流が流れるため、アナログ
系の信号のＳ／Ｎ比を低下させる要因となる。、ｔな、
高周波のアナログ信号はディジタル信号のノイズマージ
ンを低下させる原因となる。
通常、プリント基板上の回路では、グランドラインに生
ずるスパイクノイズや高周波成分をバイパスコンデンサ
などを用いて除去することができる。特にディジタルＩ
Ｃのグランドライン間にはバイパスコンデンサを挿入す
るのは常識的である。
ずるスパイクノイズや高周波成分をバイパスコンデンサ
などを用いて除去することができる。特にディジタルＩ
Ｃのグランドライン間にはバイパスコンデンサを挿入す
るのは常識的である。
ところが、ガラス基板上の場合はコンデンサを実装する
のはコストがかかる上、工法的にも難しい。
のはコストがかかる上、工法的にも難しい。
また、ガラス基板上の多層配線パターンを利用してコン
デンサを形成した場合は、容量を作れば作るほど眉間シ
ョートの確率が増大し、パネル歩留りは低下してしまう
。
デンサを形成した場合は、容量を作れば作るほど眉間シ
ョートの確率が増大し、パネル歩留りは低下してしまう
。
本発明はこのような課題を解決するもので、アナログ信
号系においてはＳ／Ｎ比を向上させ、ディジタル信号系
においてはノイズマージンの低下を防止することを目的
とするものである。
号系においてはＳ／Ｎ比を向上させ、ディジタル信号系
においてはノイズマージンの低下を防止することを目的
とするものである。
課題を解決するための手段
この課題を解決するために本発明は、ガラス基板上にお
いて、アナログ信号系のグランドラインと、ディジタル
信号系のグランドラインの２種類を用い、これらを電気
的に完全に独立させるものである。
いて、アナログ信号系のグランドラインと、ディジタル
信号系のグランドラインの２種類を用い、これらを電気
的に完全に独立させるものである。
作用
この構成により、アナログ系の信号と、ディジタル系の
信号の相互干渉の低減化を図り、アナログ信号系におい
てはＳ／Ｎ比を向上させ、ディジタル信号系においては
ノイズマージンの低下を防ぐことが可能である。
信号の相互干渉の低減化を図り、アナログ信号系におい
てはＳ／Ｎ比を向上させ、ディジタル信号系においては
ノイズマージンの低下を防ぐことが可能である。
実施例
以下、本発明の一実施例について、図面に基づいて説明
する。
する。
第１図は本発明の実施例におけるＣＯＧ実装工法を用い
て液晶駆動用のＬＳＩを実装したアクティブマトリクス
型の液晶パネルの回路図を示したものである。図におい
て、１はＷｉＭトランジスタのゲート信号出力用ＩＣ１
２は同じく薄膜トランジスタのソース信号出力用ＩＣｌ
３および４はゲート出力信号線およびソース出力信号線
であり、それぞれゲート配線、ソース配線に接続されて
いる。５は各ＩＣへの入力信号を供給するパスラインで
あり、各ＩＣを駆動するのに必要なタロツク信号、電源
、各種タイミング信号などが含まれる。
て液晶駆動用のＬＳＩを実装したアクティブマトリクス
型の液晶パネルの回路図を示したものである。図におい
て、１はＷｉＭトランジスタのゲート信号出力用ＩＣ１
２は同じく薄膜トランジスタのソース信号出力用ＩＣｌ
３および４はゲート出力信号線およびソース出力信号線
であり、それぞれゲート配線、ソース配線に接続されて
いる。５は各ＩＣへの入力信号を供給するパスラインで
あり、各ＩＣを駆動するのに必要なタロツク信号、電源
、各種タイミング信号などが含まれる。
これらの信号は信号発生部６で発生させ、電極部７より
パスライン５に伝わる。ここで、電極部７、パスライン
５はガラス基板８上に形成された配線である。前記パス
ライン５のうち９はアナログ信号用グランドライン、１
０はディジタル信号用グランドラインであり、各ＩＣＩ
、２およびｔＳ部７もアナログ信号用とディジタル信号
用の２種類に分かれている。また、パネルと信号発生部
６との間で、アナログ信号用グランドラインつとディジ
タル信号用グランドライン１０をショートさせている。
パスライン５に伝わる。ここで、電極部７、パスライン
５はガラス基板８上に形成された配線である。前記パス
ライン５のうち９はアナログ信号用グランドライン、１
０はディジタル信号用グランドラインであり、各ＩＣＩ
、２およびｔＳ部７もアナログ信号用とディジタル信号
用の２種類に分かれている。また、パネルと信号発生部
６との間で、アナログ信号用グランドラインつとディジ
タル信号用グランドライン１０をショートさせている。
この部分は配線抵抗の低い＠線などを用いるため、２種
類のグランドラインを独立させる必要がないからである
。また、１１はディジタル信号用の電源ライン、１２は
アナログ信号用の電源ラインであり、グランドライン９
．１０と同様に、各ＩＣ１，２および電極部７もアナロ
グ信号用とディジタル信号用の２種類に分かれており、
パネルと信号発生部６との間でショートさせている。
類のグランドラインを独立させる必要がないからである
。また、１１はディジタル信号用の電源ライン、１２は
アナログ信号用の電源ラインであり、グランドライン９
．１０と同様に、各ＩＣ１，２および電極部７もアナロ
グ信号用とディジタル信号用の２種類に分かれており、
パネルと信号発生部６との間でショートさせている。
発明の効果
本発明は以上の通りであり、低抵抗化が困龍であるガラ
ス基板上の配線において、アナログ信号用とディジタル
信号用のグランドラインを独立させることで、アナログ
信号系においてはＳ／Ｎ比を向上させ、ディジタル信号
系においてはノイズマージンの低下を防ぐことで、動作
余裕度の高い液晶パネルが実現できる。
ス基板上の配線において、アナログ信号用とディジタル
信号用のグランドラインを独立させることで、アナログ
信号系においてはＳ／Ｎ比を向上させ、ディジタル信号
系においてはノイズマージンの低下を防ぐことで、動作
余裕度の高い液晶パネルが実現できる。
第１図は本発明の一実施例におけるＣＯＧ実装工法を用
いて液晶駆動用のＬＳＩを実装したアクティブマトリク
ス型の液晶パネルの回路図を示したものである。 １・・・ゲート信号出力用ＩＣ１２・・・ソース信号出
力用ＩＣ５３・・・ゲート出力信号線、４・・・ソース
出力信号線、５・・・パスライン、６・・・信号発生部
、７・・・電極部、８・・・ガラス基板、９・・・アナ
ログ信号用グランドライン、１０・・・ディジタル信号
用グランドライン、１１・・・ディジタル信号用電源ラ
イン、１２・・・アナログ信号用電源ライン。 代理人 森 本 義 弘
いて液晶駆動用のＬＳＩを実装したアクティブマトリク
ス型の液晶パネルの回路図を示したものである。 １・・・ゲート信号出力用ＩＣ１２・・・ソース信号出
力用ＩＣ５３・・・ゲート出力信号線、４・・・ソース
出力信号線、５・・・パスライン、６・・・信号発生部
、７・・・電極部、８・・・ガラス基板、９・・・アナ
ログ信号用グランドライン、１０・・・ディジタル信号
用グランドライン、１１・・・ディジタル信号用電源ラ
イン、１２・・・アナログ信号用電源ライン。 代理人 森 本 義 弘
Claims (1)
- １、ガラス基板上にチップ部品を実装する工法により実
装された表示素子駆動用のＩＣを有し、そのＩＣの入出
力信号がディジタル信号、アナログ信号の両方を有する
液晶パネルにおいて、ディジタル信号用のグランドライ
ンと、アナログ信号用のグランドラインがガラス基板上
で完全に独立していることを特徴とする液晶パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31329190A JP2968035B2 (ja) | 1990-11-19 | 1990-11-19 | 液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31329190A JP2968035B2 (ja) | 1990-11-19 | 1990-11-19 | 液晶パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04184318A true JPH04184318A (ja) | 1992-07-01 |
| JP2968035B2 JP2968035B2 (ja) | 1999-10-25 |
Family
ID=18039454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31329190A Expired - Lifetime JP2968035B2 (ja) | 1990-11-19 | 1990-11-19 | 液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968035B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005098801A1 (ja) * | 2004-03-31 | 2005-10-20 | Fuji Photo Film Co., Ltd. | 表示装置 |
| JP2007108767A (ja) * | 1997-10-31 | 2007-04-26 | Seiko Epson Corp | 電気光学装置及び電子機器 |
-
1990
- 1990-11-19 JP JP31329190A patent/JP2968035B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108767A (ja) * | 1997-10-31 | 2007-04-26 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP4544239B2 (ja) * | 1997-10-31 | 2010-09-15 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| WO2005098801A1 (ja) * | 2004-03-31 | 2005-10-20 | Fuji Photo Film Co., Ltd. | 表示装置 |
| WO2005101352A1 (ja) * | 2004-03-31 | 2005-10-27 | Fuji Photo Film Co., Ltd. | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2968035B2 (ja) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001056481A (ja) | 液晶表示装置 | |
| KR20010030555A (ko) | 액정 표시 장치 | |
| KR19980025131A (ko) | 액정표시장치 | |
| KR100264161B1 (ko) | 바이패스 캐패시터 실장형 액정패널 | |
| KR0153222B1 (ko) | 표시 장치의 구동 회로 | |
| US6052171A (en) | Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings | |
| US7030955B2 (en) | Liquid crystal display panel of line on glass type and method of fabricating the same | |
| JP4443140B2 (ja) | 液晶表示装置 | |
| JPH08234237A (ja) | 液晶表示装置 | |
| JPH04184318A (ja) | 液晶パネル | |
| JP2001339288A (ja) | ノイズ低減回路及びそれを備えた半導体装置 | |
| US8248553B2 (en) | Liquid crystal display panel of line on glass type and method of fabricating the same | |
| US5708372A (en) | Semiconductor device with electromagnetic radiation reduced | |
| JPH0212027B2 (ja) | ||
| CN112086026B (zh) | 一种显示面板和显示装置 | |
| CN111429796A (zh) | 一种显示面板、显示模组及其制作方法以及电子装置 | |
| KR19980018987A (ko) | 스퓨리어스-방사-감소 기능의 단자 배열을 갖는 집적 회로(spurious-emission-reducing terminal configuration for an integrated circuit) | |
| JP2789917B2 (ja) | 表示用駆動回路への電源供給方法 | |
| JP2920843B2 (ja) | 液晶表示装置 | |
| JP2870621B2 (ja) | テープキャリアパッケージ及びそれを実装してなる液晶パネルモジュール | |
| KR100285619B1 (ko) | 바이패스 캐패시터 실장형 액정패널 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JP2539438Y2 (ja) | 液晶表示装置 | |
| JPH1145980A (ja) | 低電流発振器においてノイズを減少させる方法及び装置 | |
| JP2001066624A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 12 |