JPH04183186A - 画像記録再生装置 - Google Patents
画像記録再生装置Info
- Publication number
- JPH04183186A JPH04183186A JP2311562A JP31156290A JPH04183186A JP H04183186 A JPH04183186 A JP H04183186A JP 2311562 A JP2311562 A JP 2311562A JP 31156290 A JP31156290 A JP 31156290A JP H04183186 A JPH04183186 A JP H04183186A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- frame
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 7
- 239000010432 diamond Substances 0.000 claims abstract description 7
- 238000005070 sampling Methods 0.000 claims abstract description 7
- 238000012545 processing Methods 0.000 claims description 35
- 230000006835 compression Effects 0.000 claims description 8
- 238000007906 compression Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000003044 adaptive effect Effects 0.000 abstract description 4
- 238000013139 quantization Methods 0.000 abstract description 4
- 238000004364 calculation method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000009466 transformation Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、デジタル化された画像データにＤＣＴ （
離散コサイン変換）演算処理による帯域圧縮及び帯域伸
張処理を施して記録再生する画像記録再生装置の改良に
関する。
離散コサイン変換）演算処理による帯域圧縮及び帯域伸
張処理を施して記録再生する画像記録再生装置の改良に
関する。
（従来の技術）
周知のように、例えば電子スチルカメラやデジタルＶＴ
Ｒ（ビデオテープレコーダ）等のようなデジタル画像デ
ータを記録再生する装置にあっては、デジタル画像デー
タをそのまま記録すると情報量か多すぎて膨大な記憶容
量を必要とするとともに回路規模も大型化するので、一
般に、デジタル画像データを帯域圧縮してデータ量を減
らして記録媒体に記録することか行なわれている。そし
て、この帯域圧縮手段として、近年では、デジタル画像
データにＤＣＴ演算処理を施した後、可変長符号化を行
なう方法か開発されており（１９８９年テレビジョン学
会全国大会１９−２２． ｒ９−２３等参照）、この方
法を動画に利用したものとして民生用デジタルＶＴＲも
実用化されてきている（ＩＥＥＥＴｒａｎｓａｃｔｉｏ
ｎｓ ｏｎ Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃ
ｓ、 ｖｏｌ。
Ｒ（ビデオテープレコーダ）等のようなデジタル画像デ
ータを記録再生する装置にあっては、デジタル画像デー
タをそのまま記録すると情報量か多すぎて膨大な記憶容
量を必要とするとともに回路規模も大型化するので、一
般に、デジタル画像データを帯域圧縮してデータ量を減
らして記録媒体に記録することか行なわれている。そし
て、この帯域圧縮手段として、近年では、デジタル画像
データにＤＣＴ演算処理を施した後、可変長符号化を行
なう方法か開発されており（１９８９年テレビジョン学
会全国大会１９−２２． ｒ９−２３等参照）、この方
法を動画に利用したものとして民生用デジタルＶＴＲも
実用化されてきている（ＩＥＥＥＴｒａｎｓａｃｔｉｏ
ｎｓ ｏｎ Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃ
ｓ、 ｖｏｌ。
３５“ＡＮ ＥＸＰＥＲＩＭＥＮＴＡＬ ５ＴＵＤＹ
ＦＯＲＡ ｉ（ＯＭＥ−１１ｓＥＤＩＧＩＴＡＬ ＶＴ
Ｒ″ １９８９年８月）。
ＦＯＲＡ ｉ（ＯＭＥ−１１ｓＥＤＩＧＩＴＡＬ ＶＴ
Ｒ″ １９８９年８月）。
第６図は、このような帯域圧縮手段を備えたデジタルＶ
ＴＲを示している。すなわち、入力端子１１に供給され
たアナログ系の画像信号は、Ａ／Ｄ Ｃアナログ／デジ
タル）変換回路１２てデジタル画像データに変換され、
フレーム処理回路１３でフレーム単位のデータに区分け
され、ＤＣＴｔｉ算回路１４てＤＣＴ変換及び適応量子
化され、可変長符号化回路１５て例えばハフマンコート
化される。その後、パリティ付加回路１６でエラー訂正
用のパリティか付加され、インターリーブ回路１７てイ
ンターリーブ処理され、変調回路１８て変調されて、記
録再生部１９により図示しないテープ上にヘリカル記録
される。
ＴＲを示している。すなわち、入力端子１１に供給され
たアナログ系の画像信号は、Ａ／Ｄ Ｃアナログ／デジ
タル）変換回路１２てデジタル画像データに変換され、
フレーム処理回路１３でフレーム単位のデータに区分け
され、ＤＣＴｔｉ算回路１４てＤＣＴ変換及び適応量子
化され、可変長符号化回路１５て例えばハフマンコート
化される。その後、パリティ付加回路１６でエラー訂正
用のパリティか付加され、インターリーブ回路１７てイ
ンターリーブ処理され、変調回路１８て変調されて、記
録再生部１９により図示しないテープ上にヘリカル記録
される。
また、この記録再生部１９によりテープをヘリカル再生
して得られたデータは、復調回路２０で復調され、デイ
ンターリーブ回路２１てデインターリーブ処理され、エ
ラー訂正回路２２てエラー訂正される。その後、可変長
復号回路２３でハフマンデコートされ、Ｉ ＤＣＴ演算
回路２４でデータレートが元に戻され、フレーム逆処理
回路２５でフィールド毎のデータに変換され、Ｄ／Ａ
（デジタル／アナログ）変換回路２６で元のアナログ系
の画像信号に戻されて、出力端子２７から取り比される
。
して得られたデータは、復調回路２０で復調され、デイ
ンターリーブ回路２１てデインターリーブ処理され、エ
ラー訂正回路２２てエラー訂正される。その後、可変長
復号回路２３でハフマンデコートされ、Ｉ ＤＣＴ演算
回路２４でデータレートが元に戻され、フレーム逆処理
回路２５でフィールド毎のデータに変換され、Ｄ／Ａ
（デジタル／アナログ）変換回路２６で元のアナログ系
の画像信号に戻されて、出力端子２７から取り比される
。
ここで、第７図は、上記Ａ／Ｄ変換回路１２゜フレーム
処理回路１３及びＤＣＴ演算回路１４０部分の詳細を示
し、第８図は、上記ＩＤＣＴａ算回路２４．フレーム逆
処理回路２５及びＤ／Ａ変換回路２６の詳細を示してい
る。ます、第７図において、入力端子１１に供給された
アナログ系の画像信号は、Ａ／Ｄコンバータ１２ａに供
給されるとともに、水平同期検出回路１２ｂに供給され
て水平同期信号か検出された後、ＰＬＬ （位相同期ル
ープ）回路１２ｃに供給される。このＰＬＬ回路１２ｃ
は、水平同期検出回路１２ｂからの検出信号に対してロ
ックする一定周期のクロックを生成し、このクロックに
基づいてＡ／Ｄコンバータ１２ａが入力された画像信号
をサンプリングしてデジタル画像データか生成される。
処理回路１３及びＤＣＴ演算回路１４０部分の詳細を示
し、第８図は、上記ＩＤＣＴａ算回路２４．フレーム逆
処理回路２５及びＤ／Ａ変換回路２６の詳細を示してい
る。ます、第７図において、入力端子１１に供給された
アナログ系の画像信号は、Ａ／Ｄコンバータ１２ａに供
給されるとともに、水平同期検出回路１２ｂに供給され
て水平同期信号か検出された後、ＰＬＬ （位相同期ル
ープ）回路１２ｃに供給される。このＰＬＬ回路１２ｃ
は、水平同期検出回路１２ｂからの検出信号に対してロ
ックする一定周期のクロックを生成し、このクロックに
基づいてＡ／Ｄコンバータ１２ａが入力された画像信号
をサンプリングしてデジタル画像データか生成される。
このようにして生成されたデジタル画像データは、フレ
ームメモリ１３ａに供給される。このとき、書き込みア
ドレス制御回路１３ｂがら出力される書き込みアドレス
に基づいて、フレームメモリ１３ａに１フレ一ム分のデ
ンタル画像データか書き込まれ、読み出しアドレス制御
回路１３ｃから出力゛される読み出しアドレスに基つい
て、フレームメモリ１３ａから１フレ一ム分のデジタル
画像データか読み比されることにより、フレーム処理が
行なわれる。そして、このフレームメモリ１３ａからの
デジタル画像データの読み出し時に、８画素×８画素の
ブロックか作り出され、このブロック毎にＤＣＴ演算回
路１４てＤＣＴ変換及び適応量子化が行なわれ、接続端
子２８を介して前記可変長符号化回路１５に送出される
。
ームメモリ１３ａに供給される。このとき、書き込みア
ドレス制御回路１３ｂがら出力される書き込みアドレス
に基づいて、フレームメモリ１３ａに１フレ一ム分のデ
ンタル画像データか書き込まれ、読み出しアドレス制御
回路１３ｃから出力゛される読み出しアドレスに基つい
て、フレームメモリ１３ａから１フレ一ム分のデジタル
画像データか読み比されることにより、フレーム処理が
行なわれる。そして、このフレームメモリ１３ａからの
デジタル画像データの読み出し時に、８画素×８画素の
ブロックか作り出され、このブロック毎にＤＣＴ演算回
路１４てＤＣＴ変換及び適応量子化が行なわれ、接続端
子２８を介して前記可変長符号化回路１５に送出される
。
また、第８図において、前記可変長復号回路２３から出
力されたデータは、接続端子２９を介してＩＤＣＴ演算
回路２４に供給され、元のブロック単位に戻される。そ
して、補正回路３０に供給されて、前記エラー訂正回路
２２で訂正しきれなかったエラーに対する補正処理が行
なわれた後、フレームメモリ２５ａに供給される。この
とき、書き込みアドレス制御回路２５ｂから出力される
書き込みアドレスに基ついて、フレームメモリ２５ａに
ブロック毎のデジタル画像データがフレーム画となるよ
うに書き込まれ、読み出しアドレス制御回路２５Ｃから
出力される読み出しアドレスに基づいて、フレームメモ
Ｉｌ ２５ ａからフィールド毎にデジタル画像データ
か読み出されるようにしている。そして、このフレーム
メモリ２５ａから読み比されたデジタル画像データは、
Ｄ／Ａ変換回路２６て元のアナログ系の画像信号に変換
されて、出力端子２７から取り出される。
力されたデータは、接続端子２９を介してＩＤＣＴ演算
回路２４に供給され、元のブロック単位に戻される。そ
して、補正回路３０に供給されて、前記エラー訂正回路
２２で訂正しきれなかったエラーに対する補正処理が行
なわれた後、フレームメモリ２５ａに供給される。この
とき、書き込みアドレス制御回路２５ｂから出力される
書き込みアドレスに基ついて、フレームメモリ２５ａに
ブロック毎のデジタル画像データがフレーム画となるよ
うに書き込まれ、読み出しアドレス制御回路２５Ｃから
出力される読み出しアドレスに基づいて、フレームメモ
Ｉｌ ２５ ａからフィールド毎にデジタル画像データ
か読み出されるようにしている。そして、このフレーム
メモリ２５ａから読み比されたデジタル画像データは、
Ｄ／Ａ変換回路２６て元のアナログ系の画像信号に変換
されて、出力端子２７から取り出される。
しかしながら、上記のような従来のデジタルＶＴＲでは
、水平周波数帯域かＡ／Ｄ変換のためのサンプリングク
ロックの半分までしかとることができないとともに、例
えば第１０図に示すように同一フレーム内で斜線で示す
ブロックのデータがバースト等により欠落した場合、補
正回路３０による補正処理は、欠落したブロックの上下
のブロックのデータに基づいたブロック補間しか行なえ
ないため、信頼性の高い高精度なエラー補正を行なうと
いう点では、またまた十分てないという問題か生してい
る。
、水平周波数帯域かＡ／Ｄ変換のためのサンプリングク
ロックの半分までしかとることができないとともに、例
えば第１０図に示すように同一フレーム内で斜線で示す
ブロックのデータがバースト等により欠落した場合、補
正回路３０による補正処理は、欠落したブロックの上下
のブロックのデータに基づいたブロック補間しか行なえ
ないため、信頼性の高い高精度なエラー補正を行なうと
いう点では、またまた十分てないという問題か生してい
る。
（発明か解決しようとする課題）
以上のように、ＤＣＴ演算を用いた帯域圧縮伸張処理を
施す従来の画像記録再生装置では、水平周波数帯域か狭
く、同一フレーム内での高精度なエラー補正か期待てき
ないという問題を有している。
施す従来の画像記録再生装置では、水平周波数帯域か狭
く、同一フレーム内での高精度なエラー補正か期待てき
ないという問題を有している。
そこで、この発明は上記事情を考慮してなされたもので
、伝送可能な水平周波数帯域が広く、しかも同一フレー
ム内での高精度なエラー補正を行なうことができる極め
て良好な画像記録再生装置を提供することを目的とする
。
、伝送可能な水平周波数帯域が広く、しかも同一フレー
ム内での高精度なエラー補正を行なうことができる極め
て良好な画像記録再生装置を提供することを目的とする
。
［発明の構成コ
（課題を解決するための手段）
この発明に係る画像記録再生装置は、入力画像信号の水
平同期信号に同期した一定周期のクロックを生成するク
ロック生成手段と、このクロ・ツク生成手段から出力さ
れるクロックの位相をフィールド毎に反転させる反転手
段とを有し、反転手段から出力されるクロックに基づい
て入力画像信号をサンプリングしデジタル画像データに
変換するＡ／Ｄ変換手段と、 このＡ／Ｄ変換手段から出力されるデジタル画像データ
かフレーム単位で記録される第１のメモリと、この第１
のメモリから画面に対して菱形状となるり、ＣＴブロッ
クを読み出す第１の読み出し手段とを有するフレーム処
理手段と、 このフレーム処理手段から出力されたデータに帯域圧縮
処理を施して記録媒体に記録させる記録手段と、 この記録手段によって記録媒体に記録されたデータを再
生し帯域伸張処理を施す再生手段と、この再生手段から
出力されるデータ画面に対して菱形状とな・るＤＣＴブ
ロックで書き込まれる第２のメモリと、この第２のメモ
リからフィールド毎のデータを読み出す第２の読み出し
手段とを有するフレーム逆処理手段と、 このフレーム逆処理手段から出力されるデータのうち補
間が必要な菱形状のエラーブロックに対してそのブロッ
クの回りの菱形状のブロックのデータに基ついて補間処
理を行なう補正手段と、この補正手段から出力されるデ
ータを画像信号に変換するＤ／Ａ変換手段とを偏えるよ
うにしたものである。
平同期信号に同期した一定周期のクロックを生成するク
ロック生成手段と、このクロ・ツク生成手段から出力さ
れるクロックの位相をフィールド毎に反転させる反転手
段とを有し、反転手段から出力されるクロックに基づい
て入力画像信号をサンプリングしデジタル画像データに
変換するＡ／Ｄ変換手段と、 このＡ／Ｄ変換手段から出力されるデジタル画像データ
かフレーム単位で記録される第１のメモリと、この第１
のメモリから画面に対して菱形状となるり、ＣＴブロッ
クを読み出す第１の読み出し手段とを有するフレーム処
理手段と、 このフレーム処理手段から出力されたデータに帯域圧縮
処理を施して記録媒体に記録させる記録手段と、 この記録手段によって記録媒体に記録されたデータを再
生し帯域伸張処理を施す再生手段と、この再生手段から
出力されるデータ画面に対して菱形状とな・るＤＣＴブ
ロックで書き込まれる第２のメモリと、この第２のメモ
リからフィールド毎のデータを読み出す第２の読み出し
手段とを有するフレーム逆処理手段と、 このフレーム逆処理手段から出力されるデータのうち補
間が必要な菱形状のエラーブロックに対してそのブロッ
クの回りの菱形状のブロックのデータに基ついて補間処
理を行なう補正手段と、この補正手段から出力されるデ
ータを画像信号に変換するＤ／Ａ変換手段とを偏えるよ
うにしたものである。
（作 用）
上記のような構成によれば、まず、反転手段によりＡ／
Ｄ変換用のクロックをフィールド毎に反転させるように
したので、サンプリングによる伝送可能な水平周波数帯
域を、従来よりも２倍に拡張することかできる。また、
ＤＣＴブロックを菱形状に構成するようにしたので、補
間処理の必要なブロックに対しては、そのブロックの回
りの４つの菱形状のブロックのデータに基づいて補間処
理を行なうことかでき、さらに、菱形の角の部分は画素
単位の補間が行なえるので、信頼性の高い高精度なエラ
ー補正を行なうことができ、より高品位な画像を得るこ
とができる。
Ｄ変換用のクロックをフィールド毎に反転させるように
したので、サンプリングによる伝送可能な水平周波数帯
域を、従来よりも２倍に拡張することかできる。また、
ＤＣＴブロックを菱形状に構成するようにしたので、補
間処理の必要なブロックに対しては、そのブロックの回
りの４つの菱形状のブロックのデータに基づいて補間処
理を行なうことかでき、さらに、菱形の角の部分は画素
単位の補間が行なえるので、信頼性の高い高精度なエラ
ー補正を行なうことができ、より高品位な画像を得るこ
とができる。
（実施例）
以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図及び第２図において、第７図及び第
８図と同一部分にはそれぞれ同一符号を付している。ま
す、第１図において、ＰＬＬ回路１２ｃから出力される
クロックは、反転制御回路１２ｄを介してＡ／Ｄコンバ
ータ１２ａに供給される。この反転制御回路１２ｄは、
水平同期検出回路１２ｂから出力されるフィールド判別
信号に基づいて、クロックの位相を反転及び非反転させ
る。このため、Ａ／Ｄコンバータｉ２ａから出力される
デジタル画像データは、第３図に示すように、Ａフィー
ルドとＢフィールドとでサンプリング点が半画素ずれる
ことになる。
に説明する。第１図及び第２図において、第７図及び第
８図と同一部分にはそれぞれ同一符号を付している。ま
す、第１図において、ＰＬＬ回路１２ｃから出力される
クロックは、反転制御回路１２ｄを介してＡ／Ｄコンバ
ータ１２ａに供給される。この反転制御回路１２ｄは、
水平同期検出回路１２ｂから出力されるフィールド判別
信号に基づいて、クロックの位相を反転及び非反転させ
る。このため、Ａ／Ｄコンバータｉ２ａから出力される
デジタル画像データは、第３図に示すように、Ａフィー
ルドとＢフィールドとでサンプリング点が半画素ずれる
ことになる。
このようにして生成されたデジタル画像データは、フレ
ームメモリ１３ａに供給され、書き込みアドレス制御回
路１３ｂからａカされる書き込みアドレスに基づいて、
２フイ一ルド分のデータを１フレームとするように書き
込まれる。そして、フレームメモリ１３ａからのデジタ
ル画像データの読み出し時には、読み出しアドレス制御
回路１３ｃから出力される読み出しアドレスを、ＲＯＭ
（リード・オンリー・メモリ）１３ｄに記憶された変換
テーブルにより変換したアドレスに基づいて、フレーム
メモリ１３ａから第３図に点線で囲むような菱形状のブ
ロック単位で１フレ一ム分のデジタル画像データか読み
出される。そして、このブロック毎にＤＣＴ演算回路１
４てＤＣＴ変換及び適応量子化か行なわれ、接続端子２
８を介して前記可変長符号化回路１５に送出される。
ームメモリ１３ａに供給され、書き込みアドレス制御回
路１３ｂからａカされる書き込みアドレスに基づいて、
２フイ一ルド分のデータを１フレームとするように書き
込まれる。そして、フレームメモリ１３ａからのデジタ
ル画像データの読み出し時には、読み出しアドレス制御
回路１３ｃから出力される読み出しアドレスを、ＲＯＭ
（リード・オンリー・メモリ）１３ｄに記憶された変換
テーブルにより変換したアドレスに基づいて、フレーム
メモリ１３ａから第３図に点線で囲むような菱形状のブ
ロック単位で１フレ一ム分のデジタル画像データか読み
出される。そして、このブロック毎にＤＣＴ演算回路１
４てＤＣＴ変換及び適応量子化か行なわれ、接続端子２
８を介して前記可変長符号化回路１５に送出される。
また、第２図において、前記Ｉ ＤＣＴ演算回路２４か
ら出力されたデータは、フレームメモリ２５ａに供給さ
れ、書き込みアドレス制御回路２５ｂから出力される書
き込みアドレスを、ＲＯＭ２５ ｄに記憶された変換テ
ーブルにより変換したアドレスに基づいて、前述した菱
形状のブロック単位で１フレ一ム分のデジタル画像デー
タが書き込まれる。そして、フレームメモリ２５ａから
のデジタル画像データの読み出し時には、読み出しアド
レス制御回路２５ｃから出力される読み出しアドレスに
基づいて、フィールド毎のデータとなるように読み出さ
れる。その後、フレームメモリ２５ａから読み出された
デジタル画像データは、補正回路３１に供給されて、前
記エラー訂正回路２２で訂正しきれなかったエラーに対
する補正処理が行なわれた後、Ｄ／Ａ変換回路２６て元
のアナログ系の画像信号に変換されて、出力端子２７か
ら取り出される。
ら出力されたデータは、フレームメモリ２５ａに供給さ
れ、書き込みアドレス制御回路２５ｂから出力される書
き込みアドレスを、ＲＯＭ２５ ｄに記憶された変換テ
ーブルにより変換したアドレスに基づいて、前述した菱
形状のブロック単位で１フレ一ム分のデジタル画像デー
タが書き込まれる。そして、フレームメモリ２５ａから
のデジタル画像データの読み出し時には、読み出しアド
レス制御回路２５ｃから出力される読み出しアドレスに
基づいて、フィールド毎のデータとなるように読み出さ
れる。その後、フレームメモリ２５ａから読み出された
デジタル画像データは、補正回路３１に供給されて、前
記エラー訂正回路２２で訂正しきれなかったエラーに対
する補正処理が行なわれた後、Ｄ／Ａ変換回路２６て元
のアナログ系の画像信号に変換されて、出力端子２７か
ら取り出される。
上記実施例のような構成によれば、反転制御回路１２ｄ
によりＡ／Ｄコンバータ１２ａに供給されるクロックを
フィールド毎に反転させるようにしたので、サンプリン
グによる伝送可能な水平周波数帯域か、第４図に実線で
示すように、同図に点線で示す従来のものよりも２倍に
拡張されている。また、上記補正回路３１による補正処
理について説明すると、エラー補正処理は、一般に、動
画及び静画のそれぞれの領域で適応的に行なわれるもの
で、静画領域では前フレームの画像を再度表示すること
により行なわれ、動画領域では同一フレーム°内で補間
することにより行なわれる。この動画領域での補間処理
では、ＤＣＴ演算による帯域圧縮を利用している場合、
例えば第９図に示した８Ｘ８画素のブロック毎の捕間と
なるため、ブロック状の補間しか行なうことかできない
。さらに、ＶＴＲ等のように磁気テープを伝送路として
使用している場合には、バースト状のエラーの発生かあ
り、第１０図に斜線で示したように数ブロツク連続して
エラーか生しることかある。この場合、従来ては、前述
したように、エラーの発生したブロックめ上下のブロッ
クのデータを用いたブロック補間しか行なえないため、
信頼性の高い高精度なエラー補正が行なえないものであ
る。
によりＡ／Ｄコンバータ１２ａに供給されるクロックを
フィールド毎に反転させるようにしたので、サンプリン
グによる伝送可能な水平周波数帯域か、第４図に実線で
示すように、同図に点線で示す従来のものよりも２倍に
拡張されている。また、上記補正回路３１による補正処
理について説明すると、エラー補正処理は、一般に、動
画及び静画のそれぞれの領域で適応的に行なわれるもの
で、静画領域では前フレームの画像を再度表示すること
により行なわれ、動画領域では同一フレーム°内で補間
することにより行なわれる。この動画領域での補間処理
では、ＤＣＴ演算による帯域圧縮を利用している場合、
例えば第９図に示した８Ｘ８画素のブロック毎の捕間と
なるため、ブロック状の補間しか行なうことかできない
。さらに、ＶＴＲ等のように磁気テープを伝送路として
使用している場合には、バースト状のエラーの発生かあ
り、第１０図に斜線で示したように数ブロツク連続して
エラーか生しることかある。この場合、従来ては、前述
したように、エラーの発生したブロックめ上下のブロッ
クのデータを用いたブロック補間しか行なえないため、
信頼性の高い高精度なエラー補正が行なえないものであ
る。
これに対し、上記実施例では、第５図に示すように菱形
状にブロックを構成しているので、図中斜線で示すブロ
ックのデータがバースト等により欠落した場合、その回
りの４つのブロックのデータで補間することが可能であ
り、さらに、菱形の角の部分は画素単位の補間が行なえ
るので、信頼性の高い高精度なエラー補正を行なうこと
ができ、より高品位な画像を得ることができる。
状にブロックを構成しているので、図中斜線で示すブロ
ックのデータがバースト等により欠落した場合、その回
りの４つのブロックのデータで補間することが可能であ
り、さらに、菱形の角の部分は画素単位の補間が行なえ
るので、信頼性の高い高精度なエラー補正を行なうこと
ができ、より高品位な画像を得ることができる。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲て種々変形して実施
することかできる。
、この外その要旨を逸脱しない範囲て種々変形して実施
することかできる。
Ｃ発明の効果コ
以上詳述したようにこの発明によれば、伝送可能な水平
周波数帯域か広く、しかも同一フレーム内での高精度な
エラー補正を行なうことかできる極めて良好な画像記録
再生装置を提供することかできる。
周波数帯域か広く、しかも同一フレーム内での高精度な
エラー補正を行なうことかできる極めて良好な画像記録
再生装置を提供することかできる。
第１図及び第２図はそれぞれこの発明に係る画像記録再
生装置の一実施例を示すブロック構成図、第３図は同実
施例の動作を説明するための図、第４図及び第５図はそ
れぞれ同実施例の効果を説明するための図、第６図はデ
ジタル画像データにＤＣＴ演算処理による帯域圧縮及び
帯域伸張処理を施して記録再生する画像記録再生装置を
示すブロック構成図、第７図及び第８図はそれぞれ同装
置の問題点となる部分を詳細に示すブロック構成図、第
９図は同装置の動作を説明するための図、第１０図は同
装置の問題点を説明するための図である。 １１・・入力端子、１２・・・Ａ／Ｄ変換回路、１３・
フレーム処理回路、１４・・・ＤＣＴ演算回路、１５
可変長符号化回路、１６・・・パリティ付加回路、１７
・・インターリーブ回路、１８・・・変調回路、１つ・
・・記録再生部、２０・・・復調回路、２１・・・デイ
ンターリーブ回路、２２・・・エラー訂正回路、２３・
・可変長復号回路、２４・・Ｉ ＤＣＴ演算回路、２５
・・・フレーム逆処理回路、２６・・・Ｄ／Ａ変換回路
、２７・・・出力端子、２８．２９・・接続端子、３０
．３１・・・補正回路。 ｄ願人代理人 弁理ｉ 鈴江武彦 く口くのくωく田（ト レ［ＣＰＨ］ ｌＩ４図 第５図
生装置の一実施例を示すブロック構成図、第３図は同実
施例の動作を説明するための図、第４図及び第５図はそ
れぞれ同実施例の効果を説明するための図、第６図はデ
ジタル画像データにＤＣＴ演算処理による帯域圧縮及び
帯域伸張処理を施して記録再生する画像記録再生装置を
示すブロック構成図、第７図及び第８図はそれぞれ同装
置の問題点となる部分を詳細に示すブロック構成図、第
９図は同装置の動作を説明するための図、第１０図は同
装置の問題点を説明するための図である。 １１・・入力端子、１２・・・Ａ／Ｄ変換回路、１３・
フレーム処理回路、１４・・・ＤＣＴ演算回路、１５
可変長符号化回路、１６・・・パリティ付加回路、１７
・・インターリーブ回路、１８・・・変調回路、１つ・
・・記録再生部、２０・・・復調回路、２１・・・デイ
ンターリーブ回路、２２・・・エラー訂正回路、２３・
・可変長復号回路、２４・・Ｉ ＤＣＴ演算回路、２５
・・・フレーム逆処理回路、２６・・・Ｄ／Ａ変換回路
、２７・・・出力端子、２８．２９・・接続端子、３０
．３１・・・補正回路。 ｄ願人代理人 弁理ｉ 鈴江武彦 く口くのくωく田（ト レ［ＣＰＨ］ ｌＩ４図 第５図
Claims (1)
- 【特許請求の範囲】 入力画像信号の水平同期信号に同期した一定周期のクロ
ックを生成するクロック生成手段と、このクロック生成
手段から出力されるクロックの位相をフィールド毎に反
転させる反転手段とを有し、前記反転手段から出力され
るクロックに基づいて前記入力画像信号をサンプリング
しデジタル画像データに変換するＡ／Ｄ変換手段と、 このＡ／Ｄ変換手段から出力されるデジタル画像データ
がフレーム単位で記録される第１のメモリと、この第１
のメモリから画面に対して菱形状となるＤＣＴブロック
を読み出す第１の読み出し手段とを有するフレーム処理
手段と、 このフレーム処理手段から出力されたデータに帯域圧縮
処理を施して記録媒体に記録させる記録手段と、 この記録手段によって記録媒体に記録されたデータを再
生し帯域伸張処理を施す再生手段と、この再生手段から
出力されるデータ画面に対して菱形状となるＤＣＴブロ
ックで書き込まれる第２のメモリと、この第２のメモリ
からフィールド毎のデータを読み出す第２の読み出し手
段とを有するフレーム逆処理手段と、 このフレーム逆処理手段から出力されるデータのうち補
間が必要な前記菱形状のエラーブロックに対してそのブ
ロックの回りの菱形状のブロックのデータに基づいて補
間処理を行なう補正手段と、この補正手段から出力され
るデータを前記画像信号に変換するＤ／Ａ変換手段とを
具備してなることを特徴とする画像記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311562A JPH04183186A (ja) | 1990-11-19 | 1990-11-19 | 画像記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311562A JPH04183186A (ja) | 1990-11-19 | 1990-11-19 | 画像記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04183186A true JPH04183186A (ja) | 1992-06-30 |
Family
ID=18018728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311562A Pending JPH04183186A (ja) | 1990-11-19 | 1990-11-19 | 画像記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04183186A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4442426A1 (de) * | 1993-11-29 | 1995-06-01 | Kokusai Electric Co Ltd | Verfahren und Vorrichtung zum Übertragen von Bilddaten |
| JPH0846794A (ja) * | 1994-07-28 | 1996-02-16 | Nec Corp | 画像データ伸張方式 |
| JPH09224247A (ja) * | 1996-02-16 | 1997-08-26 | Nec Corp | 画像圧縮符号化装置、及びその符号化方法 |
| JP2012503941A (ja) * | 2008-09-23 | 2012-02-09 | ドルビー ラボラトリーズ ライセンシング コーポレイション | チェッカーボード多重化したイメージデータのエンコーディング構造及びデコーディング構造 |
| US9025670B2 (en) | 2009-01-29 | 2015-05-05 | Dolby Laboratories Licensing Corporation | Methods and devices for sub-sampling and interleaving multiple images, EG stereoscopic |
| US10194172B2 (en) | 2009-04-20 | 2019-01-29 | Dolby Laboratories Licensing Corporation | Directed interpolation and data post-processing |
-
1990
- 1990-11-19 JP JP2311562A patent/JPH04183186A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4442426A1 (de) * | 1993-11-29 | 1995-06-01 | Kokusai Electric Co Ltd | Verfahren und Vorrichtung zum Übertragen von Bilddaten |
| DE4442426C2 (de) * | 1993-11-29 | 2001-02-15 | Kokusai Electric Co Ltd | Verfahren und Vorrichtung zum Übertragen von Bilddaten |
| JPH0846794A (ja) * | 1994-07-28 | 1996-02-16 | Nec Corp | 画像データ伸張方式 |
| JPH09224247A (ja) * | 1996-02-16 | 1997-08-26 | Nec Corp | 画像圧縮符号化装置、及びその符号化方法 |
| JP2012503941A (ja) * | 2008-09-23 | 2012-02-09 | ドルビー ラボラトリーズ ライセンシング コーポレイション | チェッカーボード多重化したイメージデータのエンコーディング構造及びデコーディング構造 |
| US9877045B2 (en) | 2008-09-23 | 2018-01-23 | Dolby Laboratories Licensing Corporation | Encoding and decoding architecture of checkerboard multiplexed image data |
| US9237327B2 (en) | 2008-09-23 | 2016-01-12 | Dolby Laboratories Licensing Corporation | Encoding and decoding architecture of checkerboard multiplexed image data |
| US9877047B2 (en) | 2009-01-29 | 2018-01-23 | Dolby Laboratories Licensing Corporation | Coding and decoding of interleaved image data |
| US9420311B2 (en) | 2009-01-29 | 2016-08-16 | Dolby Laboratories Licensing Corporation | Coding and decoding of interleaved image data |
| US9025670B2 (en) | 2009-01-29 | 2015-05-05 | Dolby Laboratories Licensing Corporation | Methods and devices for sub-sampling and interleaving multiple images, EG stereoscopic |
| US10362334B2 (en) | 2009-01-29 | 2019-07-23 | Dolby Laboratories Licensing Corporation | Coding and decoding of interleaved image data |
| US10701397B2 (en) | 2009-01-29 | 2020-06-30 | Dolby Laboratories Licensing Corporation | Coding and decoding of interleaved image data |
| US10194172B2 (en) | 2009-04-20 | 2019-01-29 | Dolby Laboratories Licensing Corporation | Directed interpolation and data post-processing |
| US10609413B2 (en) | 2009-04-20 | 2020-03-31 | Dolby Laboratories Licensing Corporation | Directed interpolation and data post-processing |
| US11477480B2 (en) | 2009-04-20 | 2022-10-18 | Dolby Laboratories Licensing Corporation | Directed interpolation and data post-processing |
| US11792429B2 (en) | 2009-04-20 | 2023-10-17 | Dolby Laboratories Licensing Corporation | Directed interpolation and data post-processing |
| US11792428B2 (en) | 2009-04-20 | 2023-10-17 | Dolby Laboratories Licensing Corporation | Directed interpolation and data post-processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060280480A1 (en) | Data processing device and data recording method | |
| JPH07105638A (ja) | 画像データの記録再生装置 | |
| JPH04183186A (ja) | 画像記録再生装置 | |
| JP3825677B2 (ja) | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法 | |
| JP3312456B2 (ja) | 映像信号処理装置 | |
| JPH04243386A (ja) | データ処理装置 | |
| JP3631804B2 (ja) | 画像データ記録装置および方法 | |
| JP3306928B2 (ja) | ディジタル画像信号の受信／再生装置 | |
| WO1997026760A1 (en) | Picture encoding, recording, and reproducing device | |
| JPH09261585A (ja) | 画像記録装置 | |
| JPS63308770A (ja) | ディジタル信号記録装置及び記録方法 | |
| JPH10191250A (ja) | 画像記録再生装置及び画像記録再生方法 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JPS63152289A (ja) | デイジタルデ−タレコ−ダ | |
| JP3371155B2 (ja) | ディジタル信号処理装置 | |
| JP3706408B2 (ja) | ディジタル画像データの記録装置および方法 | |
| JP3277506B2 (ja) | ディジタル画像信号の記録・再生装置 | |
| JPS5949756B2 (ja) | ビデオ信号同期方式 | |
| JP3204708B2 (ja) | 映像記録再生装置 | |
| JP4250229B2 (ja) | 画像処理装置 | |
| JP4011685B2 (ja) | 信号処理装置 | |
| JP2826897B2 (ja) | 動き補償回路 | |
| JPS62266995A (ja) | デイジタル立体映像記録デイスクの記録方法 | |
| JP2000057711A (ja) | 誤り訂正復号装置 | |
| JPH01147979A (ja) | 映像信号処理装置 |