JPH04180234A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04180234A JPH04180234A JP30920690A JP30920690A JPH04180234A JP H04180234 A JPH04180234 A JP H04180234A JP 30920690 A JP30920690 A JP 30920690A JP 30920690 A JP30920690 A JP 30920690A JP H04180234 A JPH04180234 A JP H04180234A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- diffusion layer
- single crystal
- insulating layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 26
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 21
- 230000003321 amplification Effects 0.000 abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 60
- 239000000758 substrate Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
エミッタ拡散層及びコレクタ拡散層を深さ方向で略垂直
な形状で形成することができ、ヘース幅の深さ方向の変
化を少なくすることができ、安定した電流増幅率を得る
ことができる半導体装置の製造方法を提供することを目
的とし、 絶縁層上に形成された単結晶シリコン膜に該絶縁層が露
出されるとともに、該単結晶シリコン膜を略垂直に貫通
する溝を形成する工程と、該溝内に不純物含有の多結晶
シリコン膜を埋め込む工程と、該多結晶シリコン膜を熱
処理して、該多結晶シリコン膜中の不純物を該単結晶シ
リコン膜中に熱拡散して拡散層を形成する工程とを含む
ように構成する。
な形状で形成することができ、ヘース幅の深さ方向の変
化を少なくすることができ、安定した電流増幅率を得る
ことができる半導体装置の製造方法を提供することを目
的とし、 絶縁層上に形成された単結晶シリコン膜に該絶縁層が露
出されるとともに、該単結晶シリコン膜を略垂直に貫通
する溝を形成する工程と、該溝内に不純物含有の多結晶
シリコン膜を埋め込む工程と、該多結晶シリコン膜を熱
処理して、該多結晶シリコン膜中の不純物を該単結晶シ
リコン膜中に熱拡散して拡散層を形成する工程とを含む
ように構成する。
本発明は、半導体装置の製造方法に係り、特に５ＣＩＩ
構造を有する横型バイポーラトランジスタの電流増幅率
の制御を容易に行うことができる半導体装置の製造方法
に関する。
構造を有する横型バイポーラトランジスタの電流増幅率
の制御を容易に行うことができる半導体装置の製造方法
に関する。
近時、エミ・ツタ拡散層及びコレクタ拡散層を深さ方向
で略垂直な形状で形成することができ、ベース幅の深さ
方向の変化を少なくすることができ、安定した電流増幅
率を得ることができる半導体装置の製造方法が要求され
ている。
で略垂直な形状で形成することができ、ベース幅の深さ
方向の変化を少なくすることができ、安定した電流増幅
率を得ることができる半導体装置の製造方法が要求され
ている。
第３図は従来の半導体装置の製造方法を説明する図であ
る。図示例の半導体装置の製造方法はＳＯＴ横型バイポ
ーラトランジスタの製造方法に適用する場合である。第
３図において、３１はＳｉ等からなる支持基板、３２は
５ｉＯＺ等からなる絶縁層、３３は単結晶Ｓ１からなり
、例えばｐ型の素子基板、３４ａは素子基板３３内に形
成された例えばｎ・型のエミッタ拡散層、３４ｂは素子
基板３３内に形成された例えばｎ゛型のコレクタ拡散層
である。
る。図示例の半導体装置の製造方法はＳＯＴ横型バイポ
ーラトランジスタの製造方法に適用する場合である。第
３図において、３１はＳｉ等からなる支持基板、３２は
５ｉＯＺ等からなる絶縁層、３３は単結晶Ｓ１からなり
、例えばｐ型の素子基板、３４ａは素子基板３３内に形
成された例えばｎ・型のエミッタ拡散層、３４ｂは素子
基板３３内に形成された例えばｎ゛型のコレクタ拡散層
である。
次に、その製造方法について説明する。
まず、ｐ型のＳｉ支持基板３１を熱酸化して絶縁層３２
を形成した後、この絶縁層３２が形成され１こ支持基板
３１と単結晶Ｓｉ素子基板３３とを張り合わせ接着して
支持基板３１、絶縁層３２及び素子基板３３からなるＳ
ＯＩ基板を形成する。
を形成した後、この絶縁層３２が形成され１こ支持基板
３１と単結晶Ｓｉ素子基板３３とを張り合わせ接着して
支持基板３１、絶縁層３２及び素子基板３３からなるＳ
ＯＩ基板を形成する。
そして、単結晶Ｓｉ素子基板３３にＡＳ”等をイオン注
入し、アニール処理してｎ゛型のエミッタ拡散層３４ａ
及びｎ゛型のコレクタ拡散層３４ｂを形成した後（第３
図）、層間絶縁膜、コンタクトホール、配線層等を形成
することにより半導体装置を得ることができる。
入し、アニール処理してｎ゛型のエミッタ拡散層３４ａ
及びｎ゛型のコレクタ拡散層３４ｂを形成した後（第３
図）、層間絶縁膜、コンタクトホール、配線層等を形成
することにより半導体装置を得ることができる。
しかしながら、上記した従来の半導体装置の製造方法で
は、エミッタ拡散層１０ａ及びコレクタ拡散層１０ｂを
単結晶Ｓｉ素子基板３３に不純物をイオン注入、熱処理
により形成していたため、不純物が単結晶Ｓｉ素子基板
３３中を縦（垂直）方向と横（水平）方向に略同し速度
で拡散していた。このため、エミッタ拡散層１０ａ及び
コレクタ拡散層１０ｂが深さ方向で狭くなりながら形成
され、第３図に示すＡ部の如くベース幅の深さ方向の変
化が大きく、安定した電流増幅率を得難いという問題が
あった。
は、エミッタ拡散層１０ａ及びコレクタ拡散層１０ｂを
単結晶Ｓｉ素子基板３３に不純物をイオン注入、熱処理
により形成していたため、不純物が単結晶Ｓｉ素子基板
３３中を縦（垂直）方向と横（水平）方向に略同し速度
で拡散していた。このため、エミッタ拡散層１０ａ及び
コレクタ拡散層１０ｂが深さ方向で狭くなりながら形成
され、第３図に示すＡ部の如くベース幅の深さ方向の変
化が大きく、安定した電流増幅率を得難いという問題が
あった。
そこで本発明は、エミッタ拡散層及びコレクタ拡散層を
深さ方向で略垂直な形状で形成することができ、ベース
幅の深さ方向の変化を少なくすることができ、安定した
電流増幅率を得ることができる半導体装置の製造方法を
提供することを目的としている。
深さ方向で略垂直な形状で形成することができ、ベース
幅の深さ方向の変化を少なくすることができ、安定した
電流増幅率を得ることができる半導体装置の製造方法を
提供することを目的としている。
本発明による半導体装置の製造方法は上記目的達成のた
め、絶縁層上に形成された単結晶シリコン膜に該絶縁層
が露出されるとともに、該単結晶シリコン膜を略垂直に
貫通する溝を形成する工程と、該溝内に不純物含有の多
結晶シリコン膜を埋め込む工程と、該多結晶シリコン膜
を熱処理して、咳多結晶シリコン膜中の不純物を該単結
晶シリコン膜中に熱拡散して拡散層を形成する工程とを
含むものである。
め、絶縁層上に形成された単結晶シリコン膜に該絶縁層
が露出されるとともに、該単結晶シリコン膜を略垂直に
貫通する溝を形成する工程と、該溝内に不純物含有の多
結晶シリコン膜を埋め込む工程と、該多結晶シリコン膜
を熱処理して、咳多結晶シリコン膜中の不純物を該単結
晶シリコン膜中に熱拡散して拡散層を形成する工程とを
含むものである。
本発明では、第１図（ｅ）に示すように、ポリシリコン
膜７中の不純物を拡散しているため、ポリシリコン膜７
中では縦方向の不純物拡散が横方向よりも速くなり、単
結晶Ｓｉ素子基板３中では横方向の不純物拡散が遅い。
膜７中の不純物を拡散しているため、ポリシリコン膜７
中では縦方向の不純物拡散が横方向よりも速くなり、単
結晶Ｓｉ素子基板３中では横方向の不純物拡散が遅い。
このため、エミッタ拡散層１０ａ及びコレクタ拡散層１
０ｂを深さ方向で略垂直な形状で形成することができる
。したがって、第１図（ｅ）に示すＸ部の如くベース幅
の深さ方向の変化を少なくすることができる。
０ｂを深さ方向で略垂直な形状で形成することができる
。したがって、第１図（ｅ）に示すＸ部の如くベース幅
の深さ方向の変化を少なくすることができる。
以下、本発明を図面に基づいて説明する。
第１図は本発明に係る半導体装置の製造方法の一実施例
を説明する図である。図示例の半導体装置の製造方法は
ＳＯＩ横型バイポーラトランジスタの製造方法に適用す
る場合である。第１図において、１はＳｉ等からなり、
例えばｐ型の支持基板、２はＳｉＯ□等からなる絶縁層
、３は単結晶Ｓｉからなる素子基板、４は素子基板３に
形成された溝、５は溝４内に埋め込まれたＳｉＯ□等か
らなる絶縁膜、６は素子基板３に形成された溝、７は溝
６内に埋め込まれたポリシリコン膜、８はＳｉＯ□等か
らなる絶縁層、９は絶縁層８に形成された開口部、１０
ａは素子基板３内に゛形成された例えばｎ゛型のエミッ
タ拡散層、１０ｂは素子基板３内に形成された例えばｎ
゛型のコレクタ拡散層、１１はＡ１等からなる配線層で
ある。
を説明する図である。図示例の半導体装置の製造方法は
ＳＯＩ横型バイポーラトランジスタの製造方法に適用す
る場合である。第１図において、１はＳｉ等からなり、
例えばｐ型の支持基板、２はＳｉＯ□等からなる絶縁層
、３は単結晶Ｓｉからなる素子基板、４は素子基板３に
形成された溝、５は溝４内に埋め込まれたＳｉＯ□等か
らなる絶縁膜、６は素子基板３に形成された溝、７は溝
６内に埋め込まれたポリシリコン膜、８はＳｉＯ□等か
らなる絶縁層、９は絶縁層８に形成された開口部、１０
ａは素子基板３内に゛形成された例えばｎ゛型のエミッ
タ拡散層、１０ｂは素子基板３内に形成された例えばｎ
゛型のコレクタ拡散層、１１はＡ１等からなる配線層で
ある。
次に、その製造方法について説明する。
まず、第１回（ａ）に示すように、＜ １００＞方位、
１０Ω・ｃｍ、ｐ型のＳｉ支持基板１を熱酸化して膜厚
１μｍ程度の絶縁層２を形成した後、この絶縁層２が形
成された支持基板１と＜ １００＞方位、０．０５Ω・
国、ｐ型で単結晶Ｓｉからなる素子基板３とを張り合わ
せて接着する。その後素子基板３をポリッシングして、
素子基板３の厚さを約０．３μｍとする。ここでは、張
り合わせ接着により支持基板ｌ、絶縁層２及び素子基板
３からなるＳＯ■基板を形成する場合であるが、例えば
ＳＩＭＯＸ法により形成する場合であってもよい。
１０Ω・ｃｍ、ｐ型のＳｉ支持基板１を熱酸化して膜厚
１μｍ程度の絶縁層２を形成した後、この絶縁層２が形
成された支持基板１と＜ １００＞方位、０．０５Ω・
国、ｐ型で単結晶Ｓｉからなる素子基板３とを張り合わ
せて接着する。その後素子基板３をポリッシングして、
素子基板３の厚さを約０．３μｍとする。ここでは、張
り合わせ接着により支持基板ｌ、絶縁層２及び素子基板
３からなるＳＯ■基板を形成する場合であるが、例えば
ＳＩＭＯＸ法により形成する場合であってもよい。
次に、第１図（ｂ）に示すように、例えばＲＩＥにより
素子基板３をエツチングして絶縁Ｎ２が露出されるとと
もに、素子基板３を略垂直に貫通する溝４を形成した後
、溝４を覆うようにＳＯＧを塗布する。次いで、ＳＯＧ
を例えば９００°Ｃ１３０分、乾燥酸素雰囲気中でアニ
ール処理した後、単結晶Ｓｉ素子基板３をストッパーと
してＳｉＯ□をポリッシングして溝４内に素子分離領域
となるＳｉｎ、絶縁膜５を埋め込む。
素子基板３をエツチングして絶縁Ｎ２が露出されるとと
もに、素子基板３を略垂直に貫通する溝４を形成した後
、溝４を覆うようにＳＯＧを塗布する。次いで、ＳＯＧ
を例えば９００°Ｃ１３０分、乾燥酸素雰囲気中でアニ
ール処理した後、単結晶Ｓｉ素子基板３をストッパーと
してＳｉＯ□をポリッシングして溝４内に素子分離領域
となるＳｉｎ、絶縁膜５を埋め込む。
次に、第１図（ｃ）に示すように、例えばＲＩＥにより
素子基板３をエツチングして、絶縁層２が露出されるこ
とともに、素子基板３を略垂直に貫通し、かつ絶縁膜５
と隣接する溝６を形成した後、例えばＣＶＤ法により溝
６を覆うようにポリＳｉを膜厚０．３μｍ程度で堆積す
る。次いで、ＳｉＯ□絶縁膜５をストッパーとしてポリ
Ｓｉをポリッシングして溝６内にポリシリコン膜７を埋
め込んだ後、このポリシリコン膜７内に６０ＫｅＶ 、
５×１Ｑ−１６ｃｌｌ−”でＡｓ”をイオン注入スル
。
素子基板３をエツチングして、絶縁層２が露出されるこ
とともに、素子基板３を略垂直に貫通し、かつ絶縁膜５
と隣接する溝６を形成した後、例えばＣＶＤ法により溝
６を覆うようにポリＳｉを膜厚０．３μｍ程度で堆積す
る。次いで、ＳｉＯ□絶縁膜５をストッパーとしてポリ
Ｓｉをポリッシングして溝６内にポリシリコン膜７を埋
め込んだ後、このポリシリコン膜７内に６０ＫｅＶ 、
５×１Ｑ−１６ｃｌｌ−”でＡｓ”をイオン注入スル
。
次に、第１図（ｄ）に示すように、例えばＣＶＤ法によ
り５ｉＯｚを堆積して膜厚０．３μｍ程度の絶縁層８を
形成し°た後、例えばＲＩＥにより絶縁層８をエツチン
グしてポリシリコン膜７が露出された開口部９を形成す
る。
り５ｉＯｚを堆積して膜厚０．３μｍ程度の絶縁層８を
形成し°た後、例えばＲＩＥにより絶縁層８をエツチン
グしてポリシリコン膜７が露出された開口部９を形成す
る。
次に、ポリシリコン膜７を１１５０℃、１〜１００秒程
度の乾燥酸素雰囲気中でアニール処理して、ポリシリコ
ン膜７中の不純物を活性化してポリシリコン膜７を導電
性化するとともに、ポリシリコン膜７中の不純物を単結
晶Ｓｉ素子基板３中に熱拡散してｎ゛型のエミッタ拡散
層１０ａ及びｎ゛型のコレクタ拡散層１０ｂを形成する
。そして、開口部９内に熱拡散によって形成されたＳｉ
Ｏ□膜を除去した後、例えばスパッタ法により全面に０
．５μｍ程度のＡ１を堆積した後、例えばＲＩＥにより
Ａｌをバターニングして導電性化されたポリシリコン膜
７とコンタクトするように開口部９を介してＡｌ配線層
１１を形成することにより、第１図（ｅ）に示すような
半導体装置の製造方法を得ることができる。
度の乾燥酸素雰囲気中でアニール処理して、ポリシリコ
ン膜７中の不純物を活性化してポリシリコン膜７を導電
性化するとともに、ポリシリコン膜７中の不純物を単結
晶Ｓｉ素子基板３中に熱拡散してｎ゛型のエミッタ拡散
層１０ａ及びｎ゛型のコレクタ拡散層１０ｂを形成する
。そして、開口部９内に熱拡散によって形成されたＳｉ
Ｏ□膜を除去した後、例えばスパッタ法により全面に０
．５μｍ程度のＡ１を堆積した後、例えばＲＩＥにより
Ａｌをバターニングして導電性化されたポリシリコン膜
７とコンタクトするように開口部９を介してＡｌ配線層
１１を形成することにより、第１図（ｅ）に示すような
半導体装置の製造方法を得ることができる。
すなわち、上記実施例では、単結晶Ｓｉ素子基板３に形
成された略垂直に貫通する溝６内にポリシリコン膜７を
埋め込み、ポリシリコン膜７内にＡｓ ＋等の不純物を
イオン注入した後、ポリシリコン膜７を熱処理してポリ
シリコン膜７中の不純物を活性化してポリシリコン膜７
を導電性化するとともに、ポリシリコン膜７中の不純物
を単結晶Ｓｉ素子基板３中に熱拡散して素子基板３内に
エミッタ拡散層１０ａ及びコレクタ拡散層１０ｂを形成
している。このように、ポリシリコン膜７中の不純物を
拡散しているため、ポリシリコン膜７中では縦方向の不
純物拡散が横方向よりも速くなり、単結晶Ｓｉ素子基板
３中では横方向の不純物拡散が遅い。このため、エミッ
タ拡散層１０ａ及びコレクタ拡散層１０ｂを深さ方向で
略垂直な形状で形成することができる。したがって、第
１図（ｅ）に示すＸ部の如くベース幅の深さ方向の変化
を少なくすることができ、安定した電流増幅率を得るこ
とができる。また、ポリシコン７成長時に砒素、燐等を
同時にドーピングする事も可能である。
成された略垂直に貫通する溝６内にポリシリコン膜７を
埋め込み、ポリシリコン膜７内にＡｓ ＋等の不純物を
イオン注入した後、ポリシリコン膜７を熱処理してポリ
シリコン膜７中の不純物を活性化してポリシリコン膜７
を導電性化するとともに、ポリシリコン膜７中の不純物
を単結晶Ｓｉ素子基板３中に熱拡散して素子基板３内に
エミッタ拡散層１０ａ及びコレクタ拡散層１０ｂを形成
している。このように、ポリシリコン膜７中の不純物を
拡散しているため、ポリシリコン膜７中では縦方向の不
純物拡散が横方向よりも速くなり、単結晶Ｓｉ素子基板
３中では横方向の不純物拡散が遅い。このため、エミッ
タ拡散層１０ａ及びコレクタ拡散層１０ｂを深さ方向で
略垂直な形状で形成することができる。したがって、第
１図（ｅ）に示すＸ部の如くベース幅の深さ方向の変化
を少なくすることができ、安定した電流増幅率を得るこ
とができる。また、ポリシコン７成長時に砒素、燐等を
同時にドーピングする事も可能である。
なお、上記実施例では、バイポーラトランジスタの製造
方法に適用する場合について説明したが、本発明はこれ
に限定されるものではなく、第２図に示すようにＭＯＳ
）ランジスタの製造方法にも適用することができ、この
場合、ソース拡散層２１ａ及びドレイン拡散層２１ｂを
エミッタ拡散層１０ａ及びコレクタ拡散層１０ｂを形成
する際と同時に形成することができる。なお、第２図に
おいて、２２は５ｉｎ２等からなるゲート酸化膜、２３
はポリＳｉ等からなるゲート電極である。
方法に適用する場合について説明したが、本発明はこれ
に限定されるものではなく、第２図に示すようにＭＯＳ
）ランジスタの製造方法にも適用することができ、この
場合、ソース拡散層２１ａ及びドレイン拡散層２１ｂを
エミッタ拡散層１０ａ及びコレクタ拡散層１０ｂを形成
する際と同時に形成することができる。なお、第２図に
おいて、２２は５ｉｎ２等からなるゲート酸化膜、２３
はポリＳｉ等からなるゲート電極である。
本発明によれば、エミッタ拡散層及びコレクタ拡散層を
深さ方向で略垂直な形状で形成することができ、ベース
幅の深さ方向の変化を少なくすることができ、安定した
電流増幅率を得ることができるという効果がある。
深さ方向で略垂直な形状で形成することができ、ベース
幅の深さ方向の変化を少なくすることができ、安定した
電流増幅率を得ることができるという効果がある。
第１図は一実施例の製造方法を説明する図、第２図は他
の実施例の製造方法を説明する図、第３図は従来例の製
造方法を説明する図である。 ２・・・・・・絶縁層、 ３・・・・・・素子基板、 ６・・・・・・溝、 ７・・・・・・ポリシリコン膜、 １０ａ・・・・・・エミッタ拡散層、 １０ｂ・・・・・・コレクタ拡散要人 ２１ａ・・・・・・ソース拡散層、 ２１ｂ・・・・・・ドレイン拡散層。 ２：絶縁層 ３：素子基板 ６：溝 − ７：ポリシリコン膜 一実施例の製造方法を説明する図 第１図 １０ａ：エミッタ拡散層 １０ｂ：コレクタ拡散層 一実施例の製造方法を説明する図 第１図 ２１ａ：ソース拡散層 ２１ｂニドレイン拡散層 他の実施例の製造方法を説明する図 従来例の製造方法を説明する図 姶 リ 声Ａ
の実施例の製造方法を説明する図、第３図は従来例の製
造方法を説明する図である。 ２・・・・・・絶縁層、 ３・・・・・・素子基板、 ６・・・・・・溝、 ７・・・・・・ポリシリコン膜、 １０ａ・・・・・・エミッタ拡散層、 １０ｂ・・・・・・コレクタ拡散要人 ２１ａ・・・・・・ソース拡散層、 ２１ｂ・・・・・・ドレイン拡散層。 ２：絶縁層 ３：素子基板 ６：溝 − ７：ポリシリコン膜 一実施例の製造方法を説明する図 第１図 １０ａ：エミッタ拡散層 １０ｂ：コレクタ拡散層 一実施例の製造方法を説明する図 第１図 ２１ａ：ソース拡散層 ２１ｂニドレイン拡散層 他の実施例の製造方法を説明する図 従来例の製造方法を説明する図 姶 リ 声Ａ
Claims (3)
- （１）絶縁層（２）上に形成された単結晶シリコン膜（
３）に該絶縁層（２）が露出されるとともに、該単結晶
シリコン膜（３）を略垂直に貫通する溝（６）を形成す
る工程と、 該溝（６）内に不純物含有の多結晶シリコン膜（７）を
埋め込む工程と、 該多結晶シリコン膜（７）を熱処理して、該多結晶シリ
コン膜（７）中の不純物を該単結晶シリコン膜（３）中
に熱拡散して拡散層（１０ａ、１０ｂ、２１ａ、２１ｂ
）を形成する工程とを含むことを特徴とする半導体装置
の製造方法。 - （２）前記拡散層がエミッタ／コレクタ拡散層（１０ａ
、１０ｂ）であることを特徴とする請求項１記載の半導
体装置の製造方法。 - （３）前記拡散層がソース／ドレイン拡散層（２１ａ、
２１ｂ）であることを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30920690A JPH04180234A (ja) | 1990-11-15 | 1990-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30920690A JPH04180234A (ja) | 1990-11-15 | 1990-11-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04180234A true JPH04180234A (ja) | 1992-06-26 |
Family
ID=17990206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30920690A Pending JPH04180234A (ja) | 1990-11-15 | 1990-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04180234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6645795B2 (en) * | 2001-05-03 | 2003-11-11 | International Business Machines Corporation | Polysilicon doped transistor using silicon-on-insulator and double silicon-on-insulator |
-
1990
- 1990-11-15 JP JP30920690A patent/JPH04180234A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6645795B2 (en) * | 2001-05-03 | 2003-11-11 | International Business Machines Corporation | Polysilicon doped transistor using silicon-on-insulator and double silicon-on-insulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
| JPH0426542B2 (ja) | ||
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0361337B2 (ja) | ||
| JP2755614B2 (ja) | 半導体装置の製造方法 | |
| JPH10214888A (ja) | 半導体装置の製造方法 | |
| JPH04180234A (ja) | 半導体装置の製造方法 | |
| JPH0468565A (ja) | 半導体装置及びその製造方法 | |
| JPH03265143A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPS6237818B2 (ja) | ||
| US20040191995A1 (en) | Method of manufacturing a semiconductor device | |
| JP2674533B2 (ja) | Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JPS6238869B2 (ja) | ||
| JPH0637323A (ja) | 縦型ｍｏｓｆｅｔ装置とその製造方法 | |
| JP3312384B2 (ja) | ラテラルバイポーラトランジスタとその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH05218069A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH0637097A (ja) | 半導体装置およびその製造方法 |