JPH04180232A - 半導体装置の製造方法および半導体装置の製造装置 - Google Patents
半導体装置の製造方法および半導体装置の製造装置Info
- Publication number
- JPH04180232A JPH04180232A JP2309875A JP30987590A JPH04180232A JP H04180232 A JPH04180232 A JP H04180232A JP 2309875 A JP2309875 A JP 2309875A JP 30987590 A JP30987590 A JP 30987590A JP H04180232 A JPH04180232 A JP H04180232A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump electrodes
- semiconductor
- pressure
- slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000000465 moulding Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 229920002160 Celluloid Polymers 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体スライス上に形成されたバンプ電極の
高さを均一にするための半導体装置の製造方法および半
導体装置の製造装置に関する。
高さを均一にするための半導体装置の製造方法および半
導体装置の製造装置に関する。
従来の技術
半導体スライス上にポールボンデングまたはウェッジボ
ンデングされた半導体装置は分割されて、主にフェイス
ダウンボンデング方法により、バンプ電極と外部リード
の接続が行われる。
ンデングされた半導体装置は分割されて、主にフェイス
ダウンボンデング方法により、バンプ電極と外部リード
の接続が行われる。
第５図は、フェイスダウンによる組立方法の一例を示す
断面図である。第５図に示すように半導体装置１にバン
プ電極２が形成され、所定ヘッダー３に樹脂接着または
加熱接着が行われる。
断面図である。第５図に示すように半導体装置１にバン
プ電極２が形成され、所定ヘッダー３に樹脂接着または
加熱接着が行われる。
発明が解決しようとする課題
このような従来の半導体装置の製造方法では、バンプ電
極の高さのばらつきにより、バンプ電極の一部が接続さ
れないコンタクト不良が発生する生産性２品質上の課題
があった。
極の高さのばらつきにより、バンプ電極の一部が接続さ
れないコンタクト不良が発生する生産性２品質上の課題
があった。
、本発明は上記課題を解決するもので、安価で高品質の
半導体装置を提供することを目的としている。
半導体装置を提供することを目的としている。
課題を解決するための手段
本発明は上記目的を達成するためにボールボンド、ウェ
ッジボンドで形成された半導体スライス上のバンプ電極
頭頂部を同一高さに成形する工程を少なくとも有する構
成よりなる。
ッジボンドで形成された半導体スライス上のバンプ電極
頭頂部を同一高さに成形する工程を少なくとも有する構
成よりなる。
作用
本発明は上記構成により、バンプ電極の高さが均一化さ
れ、外部配線との接続不良が大幅に削減される。
れ、外部配線との接続不良が大幅に削減される。
実施例
以下、本発明の一実施例について第１図〜第４図を参照
しながら説明する。
しながら説明する。
第１図において、１１は半導体スライス、１２はバンプ
電極、１３は加圧治具で、バンプ電極１２の頭頂部の高
さを均一化するためのものである。
電極、１３は加圧治具で、バンプ電極１２の頭頂部の高
さを均一化するためのものである。
１４は半導体スライス１１の置き台である。１５は加圧
ストッパーであり、バンプ電極１２の高さを決定するも
のである。
ストッパーであり、バンプ電極１２の高さを決定するも
のである。
第２図は、第１図の製造方法で、ボールボンドされたバ
ンプ電極１２が均一化され高さがそろった状態を示す断
面図である。製造方法を簡略に説明すると、半導体スラ
イス１１を置き台１４の上に置き、加圧治具１３により
加圧する。加圧治具１３は加圧ストッパー１５まで下降
停止する。このように半導体スライス１１上のバンプ電
極１２を効率よくレベリングでき、バンプ電極１２の高
さを均一化することができる。
ンプ電極１２が均一化され高さがそろった状態を示す断
面図である。製造方法を簡略に説明すると、半導体スラ
イス１１を置き台１４の上に置き、加圧治具１３により
加圧する。加圧治具１３は加圧ストッパー１５まで下降
停止する。このように半導体スライス１１上のバンプ電
極１２を効率よくレベリングでき、バンプ電極１２の高
さを均一化することができる。
次に加圧ストッパー１５の上下動装置について第３図で
説明する。第１図の方法でレベリングを行うと半導体ス
ライス１１の厚みにばらつきがあると、バンプ電極１２
の高さにもばらつきが生じる欠点がある。これを防止す
るために半導体スライス１１の厚み寸法を実測し、その
寸法にレベリング後のバンプ電極１２の高さの仕上り寸
法を加算した寸法差を置き台１４とその外周に設けた加
圧ストッパー１５と合わせるように加圧ストッパー１５
にスクリュウねじ１６を設け、そのスクリュウねじ１６
を回動させることによってガイド１７が案内となり、上
下の微調整が可能となり、バンプ電極１２の高さをねら
い寸法通りにすることができる。そのほか第２図に示す
ように置き台１４の上面、加圧ストッパ−１５上面に眉
間紙１８を置く。眉間紙１８の厚みを何種類か用意して
半導体スライス１１の厚みのばらつき寸法分を眉間紙１
８の組合せによってバンプ電極１２の仕上り寸法になる
ように選択し、レベリングを行うことによってバンプ電
極１２の高さを均一化することができる。また層間紙１
８の材料は紙材およびセルロイドフィルムを選ぶと経済
性に有利になる。
説明する。第１図の方法でレベリングを行うと半導体ス
ライス１１の厚みにばらつきがあると、バンプ電極１２
の高さにもばらつきが生じる欠点がある。これを防止す
るために半導体スライス１１の厚み寸法を実測し、その
寸法にレベリング後のバンプ電極１２の高さの仕上り寸
法を加算した寸法差を置き台１４とその外周に設けた加
圧ストッパー１５と合わせるように加圧ストッパー１５
にスクリュウねじ１６を設け、そのスクリュウねじ１６
を回動させることによってガイド１７が案内となり、上
下の微調整が可能となり、バンプ電極１２の高さをねら
い寸法通りにすることができる。そのほか第２図に示す
ように置き台１４の上面、加圧ストッパ−１５上面に眉
間紙１８を置く。眉間紙１８の厚みを何種類か用意して
半導体スライス１１の厚みのばらつき寸法分を眉間紙１
８の組合せによってバンプ電極１２の仕上り寸法になる
ように選択し、レベリングを行うことによってバンプ電
極１２の高さを均一化することができる。また層間紙１
８の材料は紙材およびセルロイドフィルムを選ぶと経済
性に有利になる。
また、耐摩耗性を重視し、ダスト、静電気の発生をなく
したい場合は、ステンレス製のシクネスステーブを利用
した方が有利である。
したい場合は、ステンレス製のシクネスステーブを利用
した方が有利である。
次にバンプレベリングを行う半導体装置の製造装置につ
いて第４図で説明する。第４図において第１図と同一部
分には同一番号を付し、説明を省略する。すなわち１９
は置き台１４を置（プレスヘッド部、２０は加圧治具１
３を先端に固定し、上下動させる加圧シリンダーである
。
いて第４図で説明する。第４図において第１図と同一部
分には同一番号を付し、説明を省略する。すなわち１９
は置き台１４を置（プレスヘッド部、２０は加圧治具１
３を先端に固定し、上下動させる加圧シリンダーである
。
バンプ電極１２をつけた半導体スライス１１を置き台１
４に置き、決められた条件で加圧シリンダー２０を動作
させ、バンプ電極１２を加圧成形させた。
４に置き、決められた条件で加圧シリンダー２０を動作
させ、バンプ電極１２を加圧成形させた。
また加圧治具１３をあらかじめバンプ電極１２上にセッ
トすることも可能である。加圧シリンダー２０は油圧駆
動で上下動する機構になっている。圧力、スピードパワ
ー等の条件を安定して設定するには適している。
トすることも可能である。加圧シリンダー２０は油圧駆
動で上下動する機構になっている。圧力、スピードパワ
ー等の条件を安定して設定するには適している。
半導体スライス１１上のバンプ電極１２が少ない、バン
プ電極１２の高さのばらつき量が若干許される場合等に
は、空気駆動による空圧プレス装置が小型、軽量で経済
的で有用である。その他サーボモータで駆動することも
できる。ストッパー１５は加圧治具１３の下降位置を決
め、バンプ電極１２の寸法を決定するためのものである
。高さを加圧ストッパー１５によらないで決めても良い
。
プ電極１２の高さのばらつき量が若干許される場合等に
は、空気駆動による空圧プレス装置が小型、軽量で経済
的で有用である。その他サーボモータで駆動することも
できる。ストッパー１５は加圧治具１３の下降位置を決
め、バンプ電極１２の寸法を決定するためのものである
。高さを加圧ストッパー１５によらないで決めても良い
。
なお、以上の実施例で示された半導体装置の製造方法は
他の各種バンプ成形にも適用できる。
他の各種バンプ成形にも適用できる。
発明の効果
以上の実施例から明らかなように本発明によれば、半導
体スライス上の複数のバンプ電極頭頂部を同一高さに成
形する工程を有するので、バンプ電極の高さが均一で高
品質の半導体装置を提供できる。
体スライス上の複数のバンプ電極頭頂部を同一高さに成
形する工程を有するので、バンプ電極の高さが均一で高
品質の半導体装置を提供できる。
第１図は本発明の一実施例の半導体装置の製造方法を示
す断面図、第２図は第１図の製造方法で得られた半導体
スライス上のバンプ電極の拡大断面図、第３図は第１図
の加圧ストッパーに改良を加えた場合の断面図、第４図
は本発明の一実施例の半導体装置の製造装置の断面図、
第５図は従来の半導体装置の製造装置の断面図である。 １１・・・・・・半導体スライス、１２・・・・・・バ
ンプ電極、１３・・・・・・加圧治具、１４・・・・・
・半導体スライスの置き台、１５・・・・・・加圧スト
ッパー。 代理人の氏名 弁理士小蝦治明 ほか２名第２図 第４図
す断面図、第２図は第１図の製造方法で得られた半導体
スライス上のバンプ電極の拡大断面図、第３図は第１図
の加圧ストッパーに改良を加えた場合の断面図、第４図
は本発明の一実施例の半導体装置の製造装置の断面図、
第５図は従来の半導体装置の製造装置の断面図である。 １１・・・・・・半導体スライス、１２・・・・・・バ
ンプ電極、１３・・・・・・加圧治具、１４・・・・・
・半導体スライスの置き台、１５・・・・・・加圧スト
ッパー。 代理人の氏名 弁理士小蝦治明 ほか２名第２図 第４図
Claims (6)
- （１）ワイヤボンダーを用いて半導体装置のバンプ電極
を形成した半導体スライス上の複数のバンプ電極頭頂部
を同一高さに成形する工程を少なくとも有する半導体装
置の製造方法。 - （２）バンプ電極頭頂部を同一高さに成形する工程が、
半導体スライスの厚みばらつきを考慮して半導体スライ
ス置き台とその外周に設けた加圧ストッパーを微調整し
、加圧治具で前記バンプ電極を加圧してそのバンプ電極
を所定の高さに均一にそろえる工程である請求項（１）
記載の半導体装置の製造方法。 - （３）半導体スライスの置き台と、その置き台の外周に
設けられた加圧ストッパーと、前記バンプ電極の頭頂部
を同一高さに加圧成形するための加圧治具を先端に固定
した加圧シリンダーとを有する半導体装置の製造装置。 - （４）加圧治具を先端に固定した加圧シリンダーが、油
圧駆動、空気駆動またはサーボモータにより駆動される
シリンダーである請求項（３）記載の半導体装置の製造
装置。 - （５）加圧ストッパーが半導体スライスの置き台との隙
間を調整するための上下動機構を有する請求項（３）ま
たは（４）記載の半導体装置の製造装置。 - （６）半導体スライスの置き台および加圧ストッパー上
の少なくとも一つに隙間調整用の層間紙を置いた請求項
（３）、（４）または（５）記載の半導体装置の製造装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2309875A JP2633386B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体装置の製造方法および半導体装置の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2309875A JP2633386B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体装置の製造方法および半導体装置の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04180232A true JPH04180232A (ja) | 1992-06-26 |
| JP2633386B2 JP2633386B2 (ja) | 1997-07-23 |
Family
ID=17998357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2309875A Expired - Fee Related JP2633386B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体装置の製造方法および半導体装置の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633386B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5447886A (en) * | 1993-02-18 | 1995-09-05 | Sharp Kabushiki Kaisha | Method for mounting semiconductor chip on circuit board |
| US6121062A (en) * | 1993-08-13 | 2000-09-19 | Fujitsu Limited | Process of fabricating semiconductor unit employing bumps to bond two components |
| US6177730B1 (en) | 1997-09-10 | 2001-01-23 | Fujitsu Limited | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS618962A (ja) * | 1984-06-23 | 1986-01-16 | Mitsubishi Electric Corp | 半導体装置のリ−ド端子折曲げ装置 |
| JPS6412555A (en) * | 1987-07-07 | 1989-01-17 | Nec Corp | Formation of bump and device therefor |
-
1990
- 1990-11-14 JP JP2309875A patent/JP2633386B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS618962A (ja) * | 1984-06-23 | 1986-01-16 | Mitsubishi Electric Corp | 半導体装置のリ−ド端子折曲げ装置 |
| JPS6412555A (en) * | 1987-07-07 | 1989-01-17 | Nec Corp | Formation of bump and device therefor |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5447886A (en) * | 1993-02-18 | 1995-09-05 | Sharp Kabushiki Kaisha | Method for mounting semiconductor chip on circuit board |
| US6121062A (en) * | 1993-08-13 | 2000-09-19 | Fujitsu Limited | Process of fabricating semiconductor unit employing bumps to bond two components |
| US6177730B1 (en) | 1997-09-10 | 2001-01-23 | Fujitsu Limited | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip |
| US6291269B1 (en) | 1997-09-10 | 2001-09-18 | Fujitsu Limited | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2633386B2 (ja) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5181646A (en) | Lead frame holding apparatus for use in wire bonders | |
| JPH04180232A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JP2534132B2 (ja) | ボンデイング方法 | |
| JP2812606B2 (ja) | プレス加工装置，リード成形方法及び樹脂封止方法 | |
| CN213702415U (zh) | 一种倒装键合机用加压机构 | |
| US6305594B1 (en) | Wire bonding method and apparatus | |
| JPH03188635A (ja) | 半導体装置のバンプレベリング方法および製造装置 | |
| JPH0936176A (ja) | ボンデイング装置 | |
| JPH01183827A (ja) | ダイボンダーにおけるペースト塗布装置 | |
| JPH0244520Y2 (ja) | ||
| JPH02155523A (ja) | フープ材供給部品の複合▲かし▼め装置 | |
| CN215203428U (zh) | 一种基于塑胶产品定型的气动辅助装置及其控制系统 | |
| JP2559344B2 (ja) | インナーリードのボンディング装置 | |
| JP2536435B2 (ja) | 半導体パッケ―ジのリ―ド成形方法及び装置 | |
| JPS6329536A (ja) | ワイヤボンデイング装置 | |
| JP2003142516A (ja) | ワイヤボンディング方法およびワイヤボンディング装置 | |
| JPH07283262A (ja) | ワイヤボンディング装置 | |
| JPH09321069A (ja) | ペレットボンディング方法及び装置 | |
| JPH0878454A (ja) | モールドプレス装置およびモールドプレス方法 | |
| JP2765201B2 (ja) | 熱圧着用ボンディングヘッド | |
| JPH05121478A (ja) | ワイヤボンデイング装置のリードフレーム押え治具 | |
| CN114985947A (zh) | 一种激光打标装置及激光打标方法 | |
| CN116673563A (zh) | 一种简易式桌面焊锡设备 | |
| JPS5915492Y2 (ja) | ボンデイングツ−ル | |
| JPH03246946A (ja) | バンプ成形装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |