JPH04180229A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04180229A
JPH04180229A JP30729590A JP30729590A JPH04180229A JP H04180229 A JPH04180229 A JP H04180229A JP 30729590 A JP30729590 A JP 30729590A JP 30729590 A JP30729590 A JP 30729590A JP H04180229 A JPH04180229 A JP H04180229A
Authority
JP
Japan
Prior art keywords
hole
photoresist
opening
film
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30729590A
Other languages
Japanese (ja)
Inventor
Tsuneo Ochi
越智 庸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP30729590A priority Critical patent/JPH04180229A/en
Publication of JPH04180229A publication Critical patent/JPH04180229A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a gas from escaping from an SOG film by a method wherein an insulating film is formed so as to cover an opening for through-hole use formed in the SOG film by removing a photoresist on metal wiring, a photoresist is formed on the insulating film and around the opening for through-hole use and, after that, a through hole is made. CONSTITUTION:A photoresist 7 for through-hole formation use is formed on an insulating film 4 formed so as to cover metal wiring 3. Then, an SOG film 5 is formed in the photoresist 7; the photoresist is removed. Thereby, an opening for through-hole use is formed in the SOG film. After that, an insulating film 6 is formed so as to cover the opening for through-hole use; and the sidewall in the opening for through-hole use in the SOG film is covered with the insulating film 6. Then, a positive photoresist whose opening is smaller than the opening is formed on the insulating film 6 and around the opening for through-hole use; after that, an etching operation is executed so as to reach the metal interconnection 3; and a through hole is formed. Thereby, it is possible to prevent the close-contact defect of the interconnection when a gas escapes from the sidewall part of the through hole.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置の製造方法に関し、特に多層配
線間を、S OG (spin on glass )
膜を含む絶縁層を用いて、下層の金属配線による段差を
平坦化した際に生じる問題に対して、より簡便な解決手
段を提案しようとするものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method of manufacturing a semiconductor device, and in particular, to a method for manufacturing a semiconductor device, in particular, a process using SOG (spin on glass) between multilayer interconnections.
This paper attempts to propose a simpler solution to the problem that occurs when an insulating layer containing a film is used to flatten a step caused by underlying metal wiring.

このSOG膜は、多層配線を行った製品の歩留まりや信
頼性を向上させるために行う、層間絶縁膜の平坦化のた
めに多用されている。
This SOG film is often used for planarizing interlayer insulating films in order to improve the yield and reliability of products with multilayer wiring.

(従来の技術) 多層配線の例として、2層の配線の場合についてSOG
膜を用いる一般的な工程としては、第2図に示すとおり
、まず半導体基体の主表面上に第1の絶縁層を形成して
、この第1の絶縁層上に第1の金属配線を形成しく第2
図+a+)、次いでこの金属配線を覆うように、第2の
絶縁層として、絶縁膜、SOG膜及び絶縁膜を順次形成
して(同図(b))、さらにこの第2の絶縁層上で、つ
くろうとするスルーホールの周囲にフォトレジストを形
成した(同図(C))後、このフォトレジストをマスク
としてエツチングを行ってスルーホールを形成した後、
このフォトレジストを除去しく同図(d))、さらにこ
のスルーホールを埋めるように第2の金属配線を形成す
る(同図(e))。
(Prior art) As an example of multilayer wiring, SOG is used for two-layer wiring.
As shown in Figure 2, the general process using a film is to first form a first insulating layer on the main surface of a semiconductor substrate, and then form a first metal wiring on this first insulating layer. Part 2
Figure +a+), then an insulating film, an SOG film, and an insulating film are sequentially formed as a second insulating layer to cover this metal wiring (Figure (b)), and then on this second insulating layer. , After forming a photoresist around the through hole to be made (see figure (C)), etching was performed using this photoresist as a mask to form the through hole.
The photoresist is removed (FIG. 1(d)), and a second metal wiring is formed to fill this through hole (FIG. 2(e)).

上記のような製造プロセスでは、同図(d)に示すよう
に、スルーホールの側壁部にSOG膜が不可避に露出し
てしまう。この露出したSOG膜からスルーホールへ向
けて水分等のガスが出てゆくことから、次工程である第
2の金属配線の形成工程において、金属配線の密着不良
や信頼性不良を引き起こしてしまうという問題かあった
In the manufacturing process as described above, the SOG film is inevitably exposed on the side wall of the through hole, as shown in FIG. 4(d). Gas such as moisture escapes from this exposed SOG film toward the through-holes, causing poor adhesion and reliability of the metal interconnects in the next process of forming the second metal interconnects. There was a problem.

そこでこのような不都合を生しさせないために、以下の
ような改良プロセスか提案されている。
In order to prevent such inconvenience from occurring, the following improved process has been proposed.

(al 30 G膜全面エッチハック法第2図(b)に
示した第2の絶縁層の形成の際に、SOG膜の全面エッ
チパックを行って、第1の金属配線上に形成させた絶縁
膜上のSOG膜を除去する。かくしてスルーホール側壁
部にSOG膜か露出しないようにする。
(Al 30 G film full surface etch hack method When forming the second insulating layer shown in FIG. The SOG film on the film is removed so that the SOG film is not exposed on the side wall of the through hole.

しかしこの方法は、全面エッチハックなので、過剰なエ
ツチングを行ってしまった場合には、新たに段差か生じ
てしまい、段差緩和の効果か少なくなるという欠点をも
つ他、第1の金属配線のパターン形状、下地段差の違い
によっては、全面エッチバックを行っても第1の金属配
線上に形成させた絶縁膜上にSOG膜か残ってしまって
、必ずしも全てのスルーホールでSOGか露出しないと
は限らないため、あまり有効ではなく、根本的な解決手
段とはいえなかった。
However, since this method involves etching the entire surface, it has the disadvantage that if excessive etching is performed, a new step will be created, reducing the effect of alleviating the step. Depending on the shape and difference in base level, even if the entire surface is etched back, the SOG film may remain on the insulating film formed on the first metal wiring, and SOG may not necessarily be exposed in all through holes. However, it was not very effective and could not be called a fundamental solution.

(b)スルーホール2度あけ法 この方法のプロセスフローを第3図に示すように、第2
図fatと同様に第1の金属配線を形成しく第3図fa
n)、次いでこの金属配線を覆うように、絶縁膜法いて
SOG膜を形成しく同図(b))、この時点てつくろう
とするスルーホールよりも若干大きい開口を有するフォ
トレジストをこのスルーホールの周囲に形成した(同図
(C))後、このフォトレジストをマスクとしてエツチ
ングを行ってスルーホールを形成してこのフォトしシス
トを除去しく同図(d))、次いでこのSOG膜及びス
ルーホールを覆うように絶縁膜を形成して(同図(e)
)、さらにこの第2の絶縁層上で、再びつくろうとする
スルーホールの周囲にフォトレジストを形成した(同図
(f))後、このフォトレジストをマスクとしてエツチ
ングを行ってスルーホールを形成したのちこのフォトレ
ジストを除去する(同図(g))。
(b) Through-hole drilling method The process flow of this method is shown in Figure 3.
The first metal wiring is formed in the same way as in Figure 3.
n) Then, to cover this metal wiring, an SOG film is formed using an insulating film method (Fig. After forming the cyst around the SOG film (FIG. 2(C)), etching is performed using this photoresist as a mask to form a through hole, and this photoresist is removed to remove the cyst (FIG. 2(D)). An insulating film is formed to cover the (Fig.
), and then on this second insulating layer, a photoresist was formed around the through hole to be re-created (FIG. 1(f)), and then etching was performed using this photoresist as a mask to form the through hole. Later, this photoresist is removed (FIG. 6(g)).

このように、層間絶縁膜の形成の際に絶縁膜とSOGを
形成した時点て、フォトエツチングを行う。このときの
マスク寸法は、後で形成するフォトレジストのマスク寸
法よりスルーホール径で0.5〜1μm程度大きくして
いる。この後、絶縁膜を形成するのでスルーホール側壁
部はこの絶縁膜で覆われてSOGは露出しない。
In this manner, photoetching is performed when the insulating film and SOG are formed during the formation of the interlayer insulating film. The dimensions of the mask at this time are approximately 0.5 to 1 μm larger in through-hole diameter than those of the photoresist to be formed later. After this, an insulating film is formed, so that the side wall of the through hole is covered with this insulating film, so that the SOG is not exposed.

このスルーホール2度あけ法は、技術的には非常に有効
であり、スルーホール側壁部からの脱カスによる問題を
解決できる。しかしなから、スルーホールパターニンク
用のマスクか、2種類必要となること、またフォトしラ
スト工程か2回、エツチング工程か2回必要であること
から製造か煩雑となって製造コストか上昇してしまうこ
とか問題となる。
This double-drilling through-hole method is technically very effective and can solve the problem of scrap removal from the side wall of the through-hole. However, because two types of masks are required for through-hole patterning, and two photo-last processes and two etching processes are required, manufacturing becomes complicated and manufacturing costs increase. The problem is that it may end up being a problem.

(発明か解決しようとする課題) 上述したような、スルーホール側壁部からの脱ガスによ
る配線の密着不良、信頼性低下問題を、従来の手法より
も確実にまたより簡便に解決でき、ひいては低コストで
製造できる半導体装置の製造方法を提案することかこの
発明の目的である。
(Problem to be solved by the invention) The problem of poor wiring adhesion and reduced reliability due to degassing from the side wall of the through hole as described above can be solved more reliably and more easily than the conventional method, and can also be achieved at low cost. It is an object of the present invention to propose a method of manufacturing a semiconductor device that can be manufactured at low cost.

(課題を解決するための手段) 前述したスルーホール2度あけ法と同じスルーホール側
壁部形状をより簡便な手法で作製することて同様の効果
をより低コストで得るこの発明は、半導体基体の主表面
上に、第1の金属配線と、SOG膜を含み第1の金属配
線を覆う絶縁層と、この絶縁層上に形成しスルーホール
を介して第1の金属配線と導通する第2の金属配線とを
そなえる半導体装置の製造における上記絶縁層の形成に
あたり、 SOG膜の形成に先立って、第1の金属配線上のつくろ
うとするスルーホール部にフォトレジストを形成させ、 次いでSOG膜を形成させた後に、 このフォトレジストを除去することによりSOG膜にス
ルーホール用開口を形成し、 さらにこのスルーホール用開口を覆って絶縁膜を形成し
て、 次いでこの絶縁膜上て、上記のスルーホール開口の周囲
に、この開口よりも小さい開口になるフォトレジストを
形成した後、 第1の金属配線に達するエツチングを行ってスルーホー
ルを形成することを特徴とする半導体装置の製造方法で
ある。
(Means for Solving the Problems) This invention obtains the same effect at a lower cost by producing the same through-hole side wall shape using a simpler method as in the double-drilling method of the through-hole described above. On the main surface, a first metal wiring, an insulating layer including an SOG film and covering the first metal wiring, and a second metal wiring formed on the insulating layer and electrically connected to the first metal wiring via a through hole. When forming the above-mentioned insulating layer in the manufacture of a semiconductor device having metal wiring, prior to forming the SOG film, a photoresist is formed on the through-hole portion to be created on the first metal wiring, and then the SOG film is formed. After that, this photoresist is removed to form a through-hole opening in the SOG film, an insulating film is formed to cover this through-hole opening, and then the above-mentioned through-hole is formed on this insulating film. This method of manufacturing a semiconductor device is characterized in that a photoresist is formed around an opening to form an opening smaller than the opening, and then etching is performed to reach the first metal wiring to form a through hole.

ここにスルーホール開口の周囲にフォトレジストを形成
する際には、つ(ろうとするスルーホール部へのフォト
レジスト形成に用いたフォトマスクと同一のフォトマス
クを用いることかより好適である。
When forming a photoresist around the through-hole opening, it is more preferable to use the same photomask as that used to form the photoresist on the through-hole portion to be filled.

(作 用) この発明ては、SOGからの脱ガスや吸着ガス放出等に
よる金属配線の接続不良や信頼性低下を防ぐへくスルー
ホールの側壁部を絶縁膜で覆ってSOG膜か露出しない
ようにするために、SOGの塗布後に、レジストリフト
オフ法の如き手法を用いてSOG膜にスルーホール用開
口を形成することからスルーホール形成のためのRIE
等によるエツチングは1回で済む。またスルーホール側
壁を絶縁膜で覆い、その後のスルーホールエツチングの
ためのフォトレジスト形成の際に用いるフォトマスクと
してSOGの塗布前に形成するフォトレジスト用マスク
と同一のマスクを用いることかできるので使用するフォ
トマスク数は1枚て済む。
(Function) In this invention, the side wall of the through hole is covered with an insulating film to prevent the SOG film from being exposed to prevent connection failure and reliability degradation of the metal wiring due to degassing or release of adsorbed gas from the SOG. In order to achieve this, after applying SOG, an opening for a through hole is formed in the SOG film using a method such as a resist lift-off method.
Etching by etc. only needs to be done once. In addition, the side walls of the through hole are covered with an insulating film, and the same mask as the photoresist mask formed before applying SOG can be used as the photomask used when forming the photoresist for the subsequent through hole etching. Only one photomask is required.

ここに同一のフォトマスクを使用する際は、S○G塗布
前のフォトレジスト用にネガレジスト、後のフォトレジ
スト用にポジレジストを使用するわけであるか、このネ
ガレジスト、ポジレジストは、そもそもそのパターン変
換差か異なるので、ポジレジストでの穴開は寸法より多
少(0,1〜0.3μm)大きい島残しパターンを形成
できる。
When using the same photomask here, do you use a negative resist for the photoresist before applying S○G and a positive resist for the later photoresist? Since the difference in pattern conversion is different, it is possible to form an island-remaining pattern that is slightly larger (0.1 to 0.3 μm) than the hole size in the positive resist.

このため、レジストリフトオフにより、SOG膜を塗布
形成した時に、スルーホール径のパターニングでは、S
OG膜か露出しないようにてきるわけである。
For this reason, when a SOG film is coated and formed by resist lift-off, patterning of the through-hole diameter is difficult.
This is done so that the OG film is not exposed.

(実施例) 以下この発明を図面に従って詳細に説明する。(Example) The present invention will be explained in detail below with reference to the drawings.

第1図は、この発明の製造方法の一例を示す工程図であ
る。図中1は半導体基体であり、2は第1の絶縁層であ
り例えばSi酸化膜、3は金属配線であり例えばAI配
線、4及び6は第2の絶縁層のうちの絶縁膜例えばS1
酸化膜てあり、5はSOG膜、7はフォトレジストであ
る。
FIG. 1 is a process diagram showing an example of the manufacturing method of the present invention. In the figure, 1 is a semiconductor substrate, 2 is a first insulating layer such as a Si oxide film, 3 is a metal wiring such as an AI wiring, and 4 and 6 are insulating films of the second insulating layer, such as S1.
There are oxide films, 5 is an SOG film, and 7 is a photoresist.

まず同図(a+のように半導体基体2表面上の第1の絶
縁膜2上に、金属配線3を形成した後、この金属配線3
を覆うように絶縁膜4をCVDなとて形成する(同図(
b))。
First, a metal wiring 3 is formed on the first insulating film 2 on the surface of the semiconductor substrate 2 as shown in FIG.
An insulating film 4 is formed by CVD so as to cover the
b)).

次いでこの絶縁膜上に、つくろうとするスルーホール形
成用のフォトレジスト7を形成する(同図(C))。こ
のフォトレジストはネガレジストか好ましいか、後工程
でレジストを再度形成する時に、同一のフォトマスクを
用いない場合には、必すしもネガレジストに限らない。
Next, on this insulating film, a photoresist 7 for forming a through hole to be made is formed (FIG. 3(C)). Is it preferable that this photoresist is a negative resist?If the same photomask is not used when forming the resist again in a subsequent process, it is not necessarily limited to a negative resist.

次いでこのフォトレジスト7間にSOGOsO4成する
(同図(d))。このSOGOsO4厚は、フォトレジ
スト7よりも厚くなっても、後でレジストリフトオフ法
を用いることから問題はない。
Next, SOGOsO4 is formed between the photoresists 7 (FIG. 4(d)). Even if this SOGOsO4 thickness becomes thicker than the photoresist 7, there is no problem since a resist lift-off method will be used later.

次にこのフォトレジストをアッシャ−なとて除去するこ
とによりSOG膜間にスルーホール用開口を形成する(
リフトオフ)(同図(e))。
Next, this photoresist is removed using an asher method to form through-hole openings between the SOG films (
lift-off) ((e) in the same figure).

その後さらにこのスルーホール用開口を覆うように絶縁
膜6をCVDなとて形成して、SOG膜のスルーホール
用開口における側壁をこの絶縁膜6て覆う(同図げ))
Thereafter, an insulating film 6 is further formed by CVD to cover this through-hole opening, and this insulating film 6 covers the side wall of the through-hole opening of the SOG film (see the same figure).
.

次いでこの絶縁膜6上で、好ましくはSOG膜形成前に
使用したフォトマスクを用いて、上記のスルーホールの
周囲にこの開口よりも小さい開口になるポジのフォトレ
ジストを形成した後、第1の金属配線に達するエツチン
グを行ってスルーホールを形成しく同図(g))で、ス
ルーホール側壁部にSOG膜が露出しない半導体装置を
得るのである。
Next, on this insulating film 6, preferably using the photomask used before forming the SOG film, a positive photoresist with an opening smaller than this opening is formed around the above-mentioned through hole, and then a first Etching is performed to reach the metal wiring to form a through hole, thereby obtaining a semiconductor device in which the SOG film is not exposed on the side wall of the through hole, as shown in the same figure (g).

(発明の効果) この発明の半導体装置の製造方法は、SOG塗布時にレ
ジストリフトオフ法を用いることによって、従来煩雑な
製造工程を避は得なかったSOG膜からの脱ガス防止に
対して、 (ア)スルーホール形成のために、RIE等でエツチン
グを行うのは1回で済み(レジストリフトオフはアッシ
ャ−等の安価な装置でてきる)、(イ)スルーホール形
成用のフォトマスクは1枚で済ませることかできる ために、より簡便に製造することかてきる。
(Effects of the Invention) The semiconductor device manufacturing method of the present invention uses a resist lift-off method during SOG coating to prevent degassing from the SOG film, which conventionally required complicated manufacturing steps. ) To form through-holes, etching using RIE etc. can be performed only once (resist lift-off can be done using inexpensive equipment such as an asher), and (a) only one photomask is required for forming through-holes. Because it can be done easily, it can be manufactured more easily.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明に従う製造方法の工程の流れを示す
説明図、 第2図及び第3図は、従来の製造方法の工程の流れを示
す説明図である。 l・・・半導体基体    2・・・第1の絶縁層3・
・・金属配線     4・・・絶縁膜5・・・SOG
膜     6・・・絶縁膜7・・・フォトレジスト 
 8・・・第2の金属配線づ ■      −− 一1I             −−l      
         \ユ一区 へ    へ      −− r        、o          u沫  
−−− −I:!          υ 恢 −−一〜 ^              ^         
   ^0     −J−4直
FIG. 1 is an explanatory diagram showing the process flow of the manufacturing method according to the present invention, and FIGS. 2 and 3 are explanatory diagrams showing the process flow of the conventional manufacturing method. l...Semiconductor base 2...First insulating layer 3.
...Metal wiring 4...Insulating film 5...SOG
Film 6...Insulating film 7...Photoresist
8...Second metal wiring ■ ---1I --l
\To Yu 1st Ward -- r, o u 沫
--- -I:! υ 恢 −−1〜 ^ ^
^0 -J-4 shift

Claims (1)

【特許請求の範囲】 1、半導体基体の主表面上に、第1の金属配線と、SO
G膜を含み第1の金属配線を覆う絶縁層と、この絶縁層
上に形成しスルーホールを介して第1の金属配線と導通
する第2の金属配線とをそなえる半導体装置の製造にお
ける上記絶縁層の形成にあたり、 SOG膜の形成に先立って、第1の金属配 線上のつくろうとするスルーホール部にフォトレジスト
を形成させ、 次いでSOG膜を形成させた後に、 このフォトレジストを除去することにより SOG膜にスルーホール用開口を形成し、 さらにこのスルーホール用開口を覆って絶 縁膜を形成して、 次いでこの絶縁膜上で、上記のスルーホー ル開口の周囲に、この開口よりも小さい開口になるフォ
トレジストを形成した後、 第1の金属配線に達するエッチングを行っ てスルーホールを形成することを特徴とする半導体装置
の製造方法。 2、つくろうとするスルーホール部へのフォトレジスト
形成に用いたフォトマスクと同一のフォトマスクを用い
て、スルーホール開口の周囲にフォトレジストを形成す
る請求項1記載の半導体装置の製造方法。
[Claims] 1. On the main surface of the semiconductor substrate, first metal wiring and SO
The above insulation in manufacturing a semiconductor device comprising an insulating layer containing a G film and covering a first metal wiring, and a second metal wiring formed on the insulating layer and electrically connected to the first metal wiring via a through hole. When forming the layer, prior to forming the SOG film, a photoresist is formed on the through hole part to be created on the first metal wiring, and then, after forming the SOG film, this photoresist is removed. A through-hole opening is formed in the SOG film, an insulating film is formed to cover this through-hole opening, and then an opening smaller than this opening is formed around the through-hole opening on this insulating film. 1. A method of manufacturing a semiconductor device, comprising: forming a photoresist, and then performing etching to reach the first metal wiring to form a through hole. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the photoresist is formed around the through-hole opening using the same photomask used to form the photoresist in the through-hole portion to be formed.
JP30729590A 1990-11-15 1990-11-15 Manufacture of semiconductor device Pending JPH04180229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30729590A JPH04180229A (en) 1990-11-15 1990-11-15 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30729590A JPH04180229A (en) 1990-11-15 1990-11-15 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04180229A true JPH04180229A (en) 1992-06-26

Family

ID=17967419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30729590A Pending JPH04180229A (en) 1990-11-15 1990-11-15 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04180229A (en)

Similar Documents

Publication Publication Date Title
JPH02321A (en) Method of forming aperture
JPH11145278A (en) Manufacture of semiconductor device
JPH08279488A (en) Fabrication of semiconductor device
JPH04180229A (en) Manufacture of semiconductor device
KR100267778B1 (en) Method for forming pad of semiconductor device
JP2882065B2 (en) Method for manufacturing semiconductor device
JP2000077414A (en) Manufacture of semiconductor device
JP2734881B2 (en) Method for manufacturing semiconductor device
KR100682167B1 (en) Method for forming metal line
KR950003224B1 (en) Fabricationg method of semiconductor device having multi-layer structure
JP2783898B2 (en) Method for manufacturing semiconductor device
JPH0587973B2 (en)
KR100390941B1 (en) Method of forming a dual damascene pattern in a semiconductor device
KR20030002942A (en) Method for forming metal interconnection in semiconductor device
JPH04280433A (en) Manufacture of semiconductor device
JP2005303140A (en) Manufacturing method of semiconductor device
JPH05160126A (en) Formation of multilayer wiring
JPH0831930A (en) Manufacture of semiconductor device
JPS60227440A (en) Manufacture of semiconductor device
JPH06333818A (en) Manufacture of semiconductor device and device used for it
JPH04290460A (en) Manufacture of semiconductor device
JPH08172074A (en) Manufacturing method of semiconductor device
KR20030044338A (en) Method of forming via hole for semiconductor device
JPS61180456A (en) Manufacture of semiconductor device
JPH02170553A (en) Manufacture of semiconductor device