JP2882065B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2882065B2
JP2882065B2 JP2388491A JP2388491A JP2882065B2 JP 2882065 B2 JP2882065 B2 JP 2882065B2 JP 2388491 A JP2388491 A JP 2388491A JP 2388491 A JP2388491 A JP 2388491A JP 2882065 B2 JP2882065 B2 JP 2882065B2
Authority
JP
Japan
Prior art keywords
film
mask pattern
electrode pad
pad portion
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2388491A
Other languages
Japanese (ja)
Other versions
JPH04250618A (en
Inventor
昭一 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2388491A priority Critical patent/JP2882065B2/en
Publication of JPH04250618A publication Critical patent/JPH04250618A/en
Application granted granted Critical
Publication of JP2882065B2 publication Critical patent/JP2882065B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体装置の表面にパッシベーション膜と、
このパッシベーション膜から露出される電極パッドを形
成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a passivation film on a surface of a semiconductor device.
The present invention relates to a method for forming an electrode pad exposed from the passivation film.

【0002】[0002]

【従来の技術】従来、パッシベーション膜及び電極パッ
ドを有する半導体装置の製造方法として、例えば図3A
に示すように、シリコン基板上1にアルミニウム膜2を
スパッタ法等により形成し、フォトレジストで所望する
パターン形状の最上層配線4及び入出力端子である電極
パッド部5のマスクパターン3Aを形成する。次いで、
図3Bのようにこのマスクパターン3Aを利用して反応
性イオンエッチング等でアルミニウム膜2をエッチング
して、最上層配線4と電極パッド部5を同時に形成した
後、図3Cのようにパッシベーション膜としてプラズマ
CVD法等によりシリコン窒化膜6を被覆する。次に、
図3Dのようにフォトレジストによるマスクパターン3
Bを形成し、これを利用してシリコン窒化膜6をエッチ
ングし、電極パッド部5のみを開孔する。更に、図3E
のように上層のパッシベーション膜としてポリイミド膜
7を被覆し、図3Fのようにフォトレジストのマスクパ
ターン3Cを形成した後、図3Gのようにテトラメチル
アンモニウムハイドロオキサイド(TMAH)を用いて
ポリイミド膜7を選択エッチングし、電極パッド部5の
みを開孔してこの開孔内に電極パッド部5を露出させて
いる。
2. Description of the Related Art Conventionally, as a method of manufacturing a semiconductor device having a passivation film and an electrode pad, for example, FIG.
As shown in FIG. 1, an aluminum film 2 is formed on a silicon substrate 1 by a sputtering method or the like, and a top pattern wiring 4 having a desired pattern shape and a mask pattern 3A of an electrode pad portion 5 serving as an input / output terminal are formed using a photoresist. . Then
As shown in FIG. 3B, the aluminum film 2 is etched by reactive ion etching or the like using the mask pattern 3A to form the uppermost layer wiring 4 and the electrode pad portion 5 at the same time, and then as a passivation film as shown in FIG. 3C. The silicon nitride film 6 is coated by a plasma CVD method or the like. next,
Mask pattern 3 made of photoresist as shown in FIG. 3D
B is formed, and the silicon nitride film 6 is etched using the B, and only the electrode pad portion 5 is opened. Further, FIG.
3F, a photoresist mask pattern 3C is formed as shown in FIG. 3F, and the polyimide film 7 is formed using tetramethylammonium hydroxide (TMAH) as shown in FIG. Is selectively etched to open only the electrode pad portion 5 so that the electrode pad portion 5 is exposed in the opening.

【0003】[0003]

【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、フォトレジストによるマスクパタ
ーンの形成及びこれを利用したエッチング工程が夫々3
回必要とされるため、製造工程が多くかつ複雑になると
いう問題がある。このため、近年では簡便にパターニン
グできるように感光性のポリイミドも開発されてはいる
が、半導体装置封止用樹脂との密差性や耐湿性等の面で
劣っている。又、パッシベーション膜として耐湿性に優
れているプラズマCVD法によるシリコン窒化膜は1〜
9×109 dyn ・cm-2の圧縮応力を持っているため、図3
Dのようにシリコン窒化膜6の薄膜状態での開孔を行う
と、この開孔部で応力バランスが崩れシリコン窒化膜6
にクラック8が発生するという問題がある。同様に、ポ
リイミド膜7に対する開孔においても、ポリイミド膜7
を選択エッチングすることでその開孔部にクラック8が
発生し易いという問題がある。更に、非感光性のポリイ
ミドを使用するときには、その開孔に際してヒドラジン
等の危険性の高い薬液が必要となり、安全のための装置
を設けなければならないという問題もある。本発明の目
的は製造工程数を低減するとともにパッシベーション膜
におけるクラックの発生を防止した製造方法を提供する
ことにある。
In the above-described conventional method for manufacturing a semiconductor device, the formation of a mask pattern using a photoresist and the etching step using the same are each performed in three steps.
However, there is a problem that the number of manufacturing steps is large and complicated. For this reason, photosensitive polyimides have been developed in recent years so that they can be easily patterned, but they are inferior in terms of tightness and moisture resistance with respect to the resin for semiconductor device sealing. In addition, a silicon nitride film formed by a plasma CVD method, which has excellent moisture resistance as a passivation film, has a thickness of 1 to 5.
Since it has a compressive stress of 9 × 10 9 dyn · cm -2 ,
When a hole is formed in a thin film state of the silicon nitride film 6 as shown in D, the stress balance is broken at this hole and the silicon nitride film 6
There is a problem that cracks 8 occur. Similarly, in the opening for the polyimide film 7, the polyimide film 7
There is a problem that cracks 8 are likely to be generated in the opening portions by selectively etching the. Furthermore, when non-photosensitive polyimide is used, a highly dangerous chemical solution such as hydrazine is required at the time of opening, and there is a problem that a device for safety must be provided. An object of the present invention is to provide a manufacturing method in which the number of manufacturing steps is reduced and cracks in a passivation film are prevented.

【0004】[0004]

【課題を解決するための手段】本発明の製造方法は、半
導体素子を含む電子回路を形成した半導体基板上に金属
膜を形成する工程と、この金属膜上に電極パッド部のマ
スクパターンを形成する工程と、このマスクパターンで
金属膜の上層部を選択的にエッチング除去する工程と、
金属膜上に配線及び電極パッド部のマスクパターンを形
成する工程と、このマスクパターンで金属膜の下層部を
選択的にエッチング除去して配線及び電極パッドを形成
する工程と、全面にパッシベーション膜を被覆する工程
と、このパッシベーション膜をエッチングバックして電
極パッド部のみを露出させる工程を含んでいる。
According to the manufacturing method of the present invention, a metal film is formed on a semiconductor substrate on which an electronic circuit including a semiconductor element is formed, and a mask pattern of an electrode pad portion is formed on the metal film. And selectively etching and removing the upper layer portion of the metal film with the mask pattern,
Forming a mask pattern of wiring and electrode pad portions on the metal film, selectively removing the lower layer portion of the metal film with this mask pattern to form wiring and electrode pads, and forming a passivation film on the entire surface. The method includes a step of coating and a step of etching back the passivation film to expose only the electrode pad portion.

【0005】[0005]

【実施例】次に、本発明について図面を参照して説明す
る。図1A乃至図1Gは本発明の第1実施例を製造工程
順に示す縦断面図である。先ず、図1Aのように、半導
体素子を含む電子回路を形成したシリコン基板1の表面
にスパッタ法等によりアルミニウム膜2を2μmの厚さ
で被覆する。次に入出力端子である電極パッド部5のみ
にフォトレジストを用いてマスクパターン3Aを形成す
る。そして、図1Bのようにこのマスクパターンを利用
して反応性イオンエッチング等によりアルミニウム膜2
の上層部を1μmの厚さ分エッチング除去する。
Next, the present invention will be described with reference to the drawings. 1A to 1G are longitudinal sectional views showing a first embodiment of the present invention in the order of manufacturing steps. First, as shown in FIG. 1A, a surface of a silicon substrate 1 on which an electronic circuit including a semiconductor element is formed is coated with an aluminum film 2 to a thickness of 2 μm by a sputtering method or the like. Next, a mask pattern 3A is formed using a photoresist only for the electrode pad portion 5, which is an input / output terminal. Then, as shown in FIG. 1B, the aluminum film 2 is formed by reactive ion etching or the like using this mask pattern.
Is removed by etching for a thickness of 1 μm.

【0006】次いで、前記マスクパターンを酸素プラズ
マで灰化し除去した後、今度は図1Cのように最上層配
線4と電極パッド部5の両方にフォトレジストを用いて
マスクパターン3Bを形成する。そして、図1Dのよう
に、反応性イオンエッチング等によりアルミニウム膜2
を全てエッチング除去し、最上層配線4と電極パッド部
5を形成する。次に、前記マスクパターン3Aを酸素プ
ラズマで灰化除去した後、図1Eのように第1のパッシ
ベーション膜としてプラズマCVD法によりシリコン窒
化膜6を1μm被覆する。更に、図1Fのように第2の
パッシベーション膜として非感光性のポリイミド膜7を
2μm塗布し、 350℃でベーク焼成する。
Next, after the mask pattern is incinerated and removed by oxygen plasma, a mask pattern 3B is formed on both the uppermost layer wiring 4 and the electrode pad portion 5 using a photoresist as shown in FIG. 1C. Then, as shown in FIG. 1D, the aluminum film 2 is formed by reactive ion etching or the like.
Are removed by etching to form the uppermost layer wiring 4 and the electrode pad portion 5. Next, after the mask pattern 3A is ashed and removed by oxygen plasma, as shown in FIG. 1E, a 1 μm silicon nitride film 6 is coated as a first passivation film by a plasma CVD method. Further, as shown in FIG. 1F, a non-photosensitive polyimide film 7 is applied as a second passivation film to a thickness of 2 μm and baked at 350 ° C.

【0007】しかる後、図1Gのように反応性イオンエ
ッチング等で四弗化炭素(CF4 )と酸素などのガスと
高周波電源、例えば 13.56MHZ により低圧( 0.1〜50
Pa)の密閉容器内でポリイミド膜7とシリコン窒化膜
6を同時に全面エッチングバックすることで、最上層配
線4よりも厚く形成された電極パッド部5の上面のみを
露出させる。
[0007] Thereafter, the gas and the high-frequency power source such as oxygen and carbon tetrafluoride (CF 4) by reactive ion etching or the like as shown in FIG. 1G, for example, by 13.56MH Z low pressure (0.1 to 50
By simultaneously etching back the entire surface of the polyimide film 7 and the silicon nitride film 6 in the closed container of Pa), only the upper surface of the electrode pad portion 5 formed thicker than the uppermost wiring 4 is exposed.

【0008】このようにして電極パッド部5を形成する
ことにより、その上面を露出させる際のエッチングバッ
ク工程においては、シリコン窒化膜6のみを単独でエッ
チングすることがなく、全面にポリイミド膜7が十分に
被覆していることから、応力バランスが局所的に崩れる
ことはなく、シリコン窒化膜6にクラックが生じること
はない。又、ポリイミド膜7に対しても開孔を形成する
必要がないため、ポリイミド膜7にクラックが生じるこ
ともない。更に、フォトレジストによるマスクパターン
の形成及びこれを用いたエッチング工程は2回で良く、
製造工数を低減することも可能となる。更に、非感光性
のポリイミドを用いても危険性の高いヒドラジン等の薬
液を使用する必要がなく、安全のための特別の装置も不
要となる。
[0008] By forming the electrode pad portion 5 in this manner, in the etching back step for exposing the upper surface, the silicon nitride film 6 alone is not etched alone, and the polyimide film 7 is formed on the entire surface. Since the film is sufficiently covered, the stress balance does not locally deteriorate and the silicon nitride film 6 does not crack. Further, since there is no need to form an opening in the polyimide film 7, no crack is generated in the polyimide film 7. Further, the formation of the mask pattern by the photoresist and the etching process using the same may be performed twice,
The number of manufacturing steps can be reduced. Further, even if a non-photosensitive polyimide is used, it is not necessary to use a highly dangerous chemical such as hydrazine, and a special device for safety is not required.

【0009】図2A乃至図2Gは本発明の第2実施例を
製造工程順に示す断面図であり、第1実施例と均等な部
分には同一符号を付してある。この実施例では、図2A
及び図2Bのように、第1実施例と同様にアルミニウム
膜2の上層部を選択的にエッチングした後、最上層配線
4と電極パッド部5の上面及び周囲を覆うようにマスク
パターン3B′を形成する点が第1実施例と相違してい
る。したがって、このようにマスクパターン3B′を利
用してアルミニウム膜2のエッチングを行うことによ
り、電極パッド部5は図2Dのように周辺部に段差2a
が形成された断面形状とされる。その後、図2E乃至図
2Gのように第1実施例と同様の工程を施して電極パッ
ド部5の上面を露出させると、電極パッド部5では段差
2aによってシリコン窒化膜6の傾斜が緩和され、電極
パッド部5におけるシリコン窒化膜6の応力集中を抑制
してクラックを更に有効に防止することができる。
FIGS. 2A to 2G are cross-sectional views showing a second embodiment of the present invention in the order of manufacturing steps, and portions equivalent to those of the first embodiment are denoted by the same reference numerals. In this embodiment, FIG.
2B, as in the first embodiment, after selectively etching the upper layer of the aluminum film 2, a mask pattern 3B 'is formed to cover the upper surface of the uppermost layer wiring 4 and the electrode pad 5 and the periphery thereof. The point of formation is different from the first embodiment. Therefore, by etching the aluminum film 2 using the mask pattern 3B 'in this manner, the electrode pad portion 5 has a step 2a at the peripheral portion as shown in FIG. 2D.
Are formed in the cross-sectional shape. Thereafter, as shown in FIGS. 2E to 2G, the same process as in the first embodiment is performed to expose the upper surface of the electrode pad portion 5, and in the electrode pad portion 5, the inclination of the silicon nitride film 6 is reduced by the step 2a. The stress concentration of the silicon nitride film 6 in the electrode pad portion 5 can be suppressed, and cracks can be more effectively prevented.

【0010】[0010]

【発明の効果】以上説明したように本発明は、マスクパ
ターンを利用して金属膜をエッチングすることで電極パ
ッド部を配線よりも厚い膜厚状態で形成し、この上にパ
ッシベーション膜を形成した後にこれをエッチングバッ
クすることで電極パッド部の上面を露出させているの
で、フォトレジストを利用したマスクパターンの形成工
程及びこのマスクパターンを利用したエッチング工程を
2回にすることができ、従来の3回に比較して製造工程
数を低減することができる。又、パッシベーション膜と
してのシリコン窒化膜やポリイミド膜を選択的に開孔す
る工程が不要となり、開孔工程でパッシベーション膜に
生じるクラックを防止することができる効果がある。更
に、ヒドラジン等の薬液が不要となり、安全対策のため
の装置を不要にできる効果もある。
As described above, according to the present invention, a metal film is etched using a mask pattern to form an electrode pad portion with a thickness greater than that of a wiring, and a passivation film is formed thereon. Since the upper surface of the electrode pad portion is exposed by etching back later, a mask pattern forming process using a photoresist and an etching process using this mask pattern can be performed twice. The number of manufacturing steps can be reduced as compared with three times. Further, a step of selectively opening a silicon nitride film or a polyimide film as a passivation film is not required, and there is an effect that cracks generated in the passivation film in the opening step can be prevented. Further, there is an effect that a chemical solution such as hydrazine becomes unnecessary, and a device for safety measures can be made unnecessary.

【図面の簡単な説明】[Brief description of the drawings]

【図1A】〜FIG. 1A ~

【図1G】本発明の第1実施例を製造工程順に示す断面
図である。
FIG. 1G is a sectional view showing the first embodiment of the present invention in the order of manufacturing steps.

【図2A】〜FIG. 2A ~

【図2G】本発明の第2実施例を製造工程順に示す断面
図である。
FIG. 2G is a sectional view showing the second embodiment of the present invention in the order of the manufacturing steps.

【図3A】〜FIG. 3A ~

【図3G】従来の製造方法を工程順に示す断面図であ
る。
FIG. 3G is a cross-sectional view showing the conventional manufacturing method in the order of steps;

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 アルミニウム膜 3A,3B,3B′ マスクパターン 4 最上層配線 5 電極パッド部 6 シリコン窒化膜(パッシベーション膜) 7 ポリイミド膜(パッシベーション膜) DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Aluminum film 3A, 3B, 3B 'Mask pattern 4 Top layer wiring 5 Electrode pad part 6 Silicon nitride film (passivation film) 7 Polyimide film (passivation film)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体素子を含む電子回路を形成した半
導体基板上に金属膜を形成する工程と、この金属膜上に
前記電子回路の入出力端子である電極パッド部のマスク
パターンを形成する工程と、このマスクパターンで前記
金属膜の上層部を選択的にエッチング除去する工程と、
前記金属膜上に前記電子回路の最上層配線及び前記電極
パッド部のマスクパターンを形成する工程と、このマス
クパターンで前記金属膜の下層部を選択的にエッチング
除去して最上層配線及び電極パッドを形成する工程と、
全面にパッシベーション膜を被覆する工程と、このパッ
シベーション膜をエッチングバックして前記電極パッド
部のみを露出させる工程を含むことを特徴とする半導体
装置の製造方法。
1. A step of forming a metal film on a semiconductor substrate on which an electronic circuit including a semiconductor element is formed, and a step of forming a mask pattern of an electrode pad portion as an input / output terminal of the electronic circuit on the metal film. And selectively etching away the upper layer of the metal film with the mask pattern;
Forming a mask pattern of an uppermost layer wiring of the electronic circuit and the electrode pad portion on the metal film; and selectively etching and removing a lower layer portion of the metal film by using the mask pattern. Forming a;
A method of manufacturing a semiconductor device, comprising: a step of covering a whole surface with a passivation film; and a step of etching back the passivation film to expose only the electrode pad portion.
JP2388491A 1991-01-25 1991-01-25 Method for manufacturing semiconductor device Expired - Lifetime JP2882065B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2388491A JP2882065B2 (en) 1991-01-25 1991-01-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2388491A JP2882065B2 (en) 1991-01-25 1991-01-25 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04250618A JPH04250618A (en) 1992-09-07
JP2882065B2 true JP2882065B2 (en) 1999-04-12

Family

ID=12122876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2388491A Expired - Lifetime JP2882065B2 (en) 1991-01-25 1991-01-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2882065B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426481C (en) * 2003-04-15 2008-10-15 富士通株式会社 Semiconductor device and method of manufacturing the device
KR100773801B1 (en) * 2005-06-17 2007-11-07 후지쯔 가부시끼가이샤 Semiconductor device and method of manufacturing the device

Also Published As

Publication number Publication date
JPH04250618A (en) 1992-09-07

Similar Documents

Publication Publication Date Title
JP2001077150A (en) Semiconductor device and manufacturing method
JPH01112736A (en) Manufacture of semiconductor device employing thick film spin-on glass
US6127099A (en) Method of producing a semiconductor device
JP3825314B2 (en) Manufacturing method of semiconductor device
JP2822430B2 (en) Method of forming interlayer insulating film
JP2882065B2 (en) Method for manufacturing semiconductor device
JP2002270735A (en) Semiconductor device and its manufacturing method
JPH0225024A (en) Manufacture of semiconductor device
US6287750B1 (en) Method of manufacturing semiconductor device in which opening can be formed with high precision
JPH10223759A (en) Method for formation of multilayer interconnection in semiconductor device
JPH0428231A (en) Manufacture of semiconductor device
JPS6373648A (en) Manufacture of multilayer interconnection
JP2940041B2 (en) Method for manufacturing multilayer semiconductor device
JPS6336548A (en) Semiconductor device and manufacture thereof
JPS62137853A (en) Formation of multilayer interconnection
JPH0536839A (en) Manufacture of semiconductor device
JPH0435047A (en) Forming method for multilayer wiring of semiconductor device
JPH06310597A (en) Semiconductor device
JPH03171758A (en) Semiconductor device and manufacture thereof
JP3166912B2 (en) Method for manufacturing semiconductor device
JP2758765B2 (en) Method for manufacturing semiconductor device
JPH02151052A (en) Manufacture of semiconductor device
JPH0945771A (en) Manufacture of semiconductor integrated circuit
JPH0521439A (en) Manufacture of semiconductor device
JPH03248533A (en) Semiconductor integrated circuit device