JPH0417561B2 - - Google Patents
Info
- Publication number
- JPH0417561B2 JPH0417561B2 JP60067455A JP6745585A JPH0417561B2 JP H0417561 B2 JPH0417561 B2 JP H0417561B2 JP 60067455 A JP60067455 A JP 60067455A JP 6745585 A JP6745585 A JP 6745585A JP H0417561 B2 JPH0417561 B2 JP H0417561B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- resistor
- feedback
- switching
- btl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 102220007331 rs111033633 Human genes 0.000 description 1
- 102220029346 rs34541442 Human genes 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
この発明は一対の帰還形演算増幅器を接続して
構成する高出力の増幅回路に関し、さらに詳しく
は一対の帰還形演算増幅器が独立した信号をそれ
ぞれ増幅する増幅器を高出力の増幅回路とを切換
える切換え手段を備えた増幅回路に関するもので
ある。
構成する高出力の増幅回路に関し、さらに詳しく
は一対の帰還形演算増幅器が独立した信号をそれ
ぞれ増幅する増幅器を高出力の増幅回路とを切換
える切換え手段を備えた増幅回路に関するもので
ある。
オーデイオ信号を増幅する増幅回路としてバラ
ンスド・トランスフオーマーレス（以下BTLと
いう）増幅器が知られている。このBTL増幅器
は、一対のSEPP（シングルエンデツドプツシユ
プル）型の増幅器を、電源に対しては並列にまた
負荷に対しては直列になるように接続構成して比
較的低い電源電圧で高出力を得るようにしたもの
である。 一方、BTL増幅器は上述したようにSEPP型の
増幅器が一対備えられているので、高出力を不要
とする場合、それぞれ独立した信号を増幅する増
幅器として動作することが可能である。この場
合、増幅器の接続を切換える切換手段により行な
われる。 この２増幅器方式により接続される負荷として
耐入力の低いスピーカを、またBTL方式により
高入力でスピーカを駆動したいというBTL、２
増幅器切換方式を実施する場合、通常の増幅器の
入力感度はレベルが決められているので、高出力
になつた分だけ増幅器のゲインをかえる必要があ
る。 第３図はこの種のBTL・２増幅器切換方式を
採用した増幅器の従来例を示す図である。この第
３図において、符号１はオーデイオ信号の入力端
子であり、バツフア増幅器２の入力に接続されて
いる。バツフア増幅器２は信号の正負両出力を有
して、それぞれ電力増幅器３，４に接続されてい
る。スイツチＳ２は電力増幅器４の入力信号をバ
ツフア増幅器２の負出力から正出力に切換えられ
るように信号系に接続されている。電力増幅器２
の出力はそれぞれ出力端子５，６に出力され、こ
の出力端子５，６はBTL方式の負荷となるスピ
ーカSP１、および２増幅器方式の負荷となるス
ピーカSP２，SP３がそれぞれ接続されるように
なつている。 このような増幅器の構成において、BTL方式
時の増幅率は6dB上昇し、その最大出力も理論的
には２増幅器方式の片側出力でよい6dB上昇する
ので高出力増幅器としての目的を達成することが
できるが、かかる構成の増幅器は特性のそろつた
正負出力を備えたバツフア増幅器２が必要となる
ことからコスト高になり、また実際例を考えると
6dBアンプの高出力を得られるのではなく４〜
5dB程度の上昇であるので増幅器の増幅率をそれ
に合わすためその調整手段を設けなければならな
いなどの欠点がある。 そこで、かかる欠点を除去するため帰還演算増
幅器を一対組合せた増幅器が提案されている。第
４図はその具体的な構成を示す図であり、第４図
において、１０，２０は帰還形演算増幅器であつ
て、正、負２入力の入力端子を備え、それぞれの
出力端子より負入力端子に抵抗Ｒ１１，Ｒ２１の
帰還抵抗が接続されている。また帰還形演算増幅
器１０，２０の負入力端子は抵抗Ｒ１２，Ｒ２２
が直列に接続され、その接続点をスイツチＳ１−
１により接地されるように構成されている。スイ
ツチＳ１−１，Ｓ１−２はBTL・２増幅器方式
を切換えるための切換スイツチであり、スイツチ
Ｓ１−１に連動してスイツチＳ１−２が演算増幅
器２０の正入力端子を信号ラインと接地とに選択
的に切換えられるようになつている。このような
構成において、スイツチＳ１−１，Ｓ１−２をＬ
側に切換えて２増幅器方式の増幅器になされた場
合、演算増幅器１０，２０の利得は、抵抗Ｒ１１
＝抵抗Ｒ２１、抵抗Ｒ２２の条件下において、
（R11＋R12）／R12である。また同様の条件下に
おいてスイツチＳ１−１，Ｓ１−２をＨ側に切換
えてBTL方式の増幅器になされた場合、その利
得は（R11＋2R12）／2R12となり、したがつて
BTL動作としては前記利得の２倍になるため総
合利得は（R11＋2R12）／R12となる。 ここで通常は抵抗Ｒ１１≫抵抗Ｒ１２であるか
ら、２増幅方式の場合とBTL方式の場合は全く
同一な利得になり、高出力化に対応した利得には
ならない不都合がある。 この不都合を除去するためには第５図に示され
るように、入力端子１に入力される信号の信号ラ
インにトランジスタＱ１、抵抗Ｒ３１，Ｒ３２，
Ｒ３３から構成される調整回路を挿入して、２増
幅器方式時の利得を低下させる構成が考えられる
が、この回路構成では利得差を比較的自由に変え
られる利点がある一方、回路が複雑になると共
に、トランジスタＱ１による電子スイツチが設け
られているので定数によつてはそのオン抵抗の影
響をうけることにより簡単に回路を構成すること
ができない欠点がある。 また、BTL方式の切換時に、第５図を除くよ
うな方式では6dB以外の利得調整が簡単でなく、
帰還形演算増幅回路１０の利得が固定されている
ので反転側帰還形演算増幅回路２０の利得を調整
しなければならなく、この利得を大幅に変更する
と帰還形演算増幅回路１０，２０の利得の高い方
が先にクリツプし、無歪最大出力の低下をまねく
欠点がある。
ンスド・トランスフオーマーレス（以下BTLと
いう）増幅器が知られている。このBTL増幅器
は、一対のSEPP（シングルエンデツドプツシユ
プル）型の増幅器を、電源に対しては並列にまた
負荷に対しては直列になるように接続構成して比
較的低い電源電圧で高出力を得るようにしたもの
である。 一方、BTL増幅器は上述したようにSEPP型の
増幅器が一対備えられているので、高出力を不要
とする場合、それぞれ独立した信号を増幅する増
幅器として動作することが可能である。この場
合、増幅器の接続を切換える切換手段により行な
われる。 この２増幅器方式により接続される負荷として
耐入力の低いスピーカを、またBTL方式により
高入力でスピーカを駆動したいというBTL、２
増幅器切換方式を実施する場合、通常の増幅器の
入力感度はレベルが決められているので、高出力
になつた分だけ増幅器のゲインをかえる必要があ
る。 第３図はこの種のBTL・２増幅器切換方式を
採用した増幅器の従来例を示す図である。この第
３図において、符号１はオーデイオ信号の入力端
子であり、バツフア増幅器２の入力に接続されて
いる。バツフア増幅器２は信号の正負両出力を有
して、それぞれ電力増幅器３，４に接続されてい
る。スイツチＳ２は電力増幅器４の入力信号をバ
ツフア増幅器２の負出力から正出力に切換えられ
るように信号系に接続されている。電力増幅器２
の出力はそれぞれ出力端子５，６に出力され、こ
の出力端子５，６はBTL方式の負荷となるスピ
ーカSP１、および２増幅器方式の負荷となるス
ピーカSP２，SP３がそれぞれ接続されるように
なつている。 このような増幅器の構成において、BTL方式
時の増幅率は6dB上昇し、その最大出力も理論的
には２増幅器方式の片側出力でよい6dB上昇する
ので高出力増幅器としての目的を達成することが
できるが、かかる構成の増幅器は特性のそろつた
正負出力を備えたバツフア増幅器２が必要となる
ことからコスト高になり、また実際例を考えると
6dBアンプの高出力を得られるのではなく４〜
5dB程度の上昇であるので増幅器の増幅率をそれ
に合わすためその調整手段を設けなければならな
いなどの欠点がある。 そこで、かかる欠点を除去するため帰還演算増
幅器を一対組合せた増幅器が提案されている。第
４図はその具体的な構成を示す図であり、第４図
において、１０，２０は帰還形演算増幅器であつ
て、正、負２入力の入力端子を備え、それぞれの
出力端子より負入力端子に抵抗Ｒ１１，Ｒ２１の
帰還抵抗が接続されている。また帰還形演算増幅
器１０，２０の負入力端子は抵抗Ｒ１２，Ｒ２２
が直列に接続され、その接続点をスイツチＳ１−
１により接地されるように構成されている。スイ
ツチＳ１−１，Ｓ１−２はBTL・２増幅器方式
を切換えるための切換スイツチであり、スイツチ
Ｓ１−１に連動してスイツチＳ１−２が演算増幅
器２０の正入力端子を信号ラインと接地とに選択
的に切換えられるようになつている。このような
構成において、スイツチＳ１−１，Ｓ１−２をＬ
側に切換えて２増幅器方式の増幅器になされた場
合、演算増幅器１０，２０の利得は、抵抗Ｒ１１
＝抵抗Ｒ２１、抵抗Ｒ２２の条件下において、
（R11＋R12）／R12である。また同様の条件下に
おいてスイツチＳ１−１，Ｓ１−２をＨ側に切換
えてBTL方式の増幅器になされた場合、その利
得は（R11＋2R12）／2R12となり、したがつて
BTL動作としては前記利得の２倍になるため総
合利得は（R11＋2R12）／R12となる。 ここで通常は抵抗Ｒ１１≫抵抗Ｒ１２であるか
ら、２増幅方式の場合とBTL方式の場合は全く
同一な利得になり、高出力化に対応した利得には
ならない不都合がある。 この不都合を除去するためには第５図に示され
るように、入力端子１に入力される信号の信号ラ
インにトランジスタＱ１、抵抗Ｒ３１，Ｒ３２，
Ｒ３３から構成される調整回路を挿入して、２増
幅器方式時の利得を低下させる構成が考えられる
が、この回路構成では利得差を比較的自由に変え
られる利点がある一方、回路が複雑になると共
に、トランジスタＱ１による電子スイツチが設け
られているので定数によつてはそのオン抵抗の影
響をうけることにより簡単に回路を構成すること
ができない欠点がある。 また、BTL方式の切換時に、第５図を除くよ
うな方式では6dB以外の利得調整が簡単でなく、
帰還形演算増幅回路１０の利得が固定されている
ので反転側帰還形演算増幅回路２０の利得を調整
しなければならなく、この利得を大幅に変更する
と帰還形演算増幅回路１０，２０の利得の高い方
が先にクリツプし、無歪最大出力の低下をまねく
欠点がある。
この発明は、かかる帰還形演算回路を用いた
BTL・２増幅器方式の増幅器による欠点に着目
してなされたもので、正負出力端子を有するバツ
フア増幅器を不要とし、回路を構成する各種定数
択に制限を受けることなく、かつ利得差を自由に
変更でき、しかも簡単な回路構成で安価な
BTL・２増幅器方式の切換手段を備えた増幅器
を提供することを目的とするものである。
BTL・２増幅器方式の増幅器による欠点に着目
してなされたもので、正負出力端子を有するバツ
フア増幅器を不要とし、回路を構成する各種定数
択に制限を受けることなく、かつ利得差を自由に
変更でき、しかも簡単な回路構成で安価な
BTL・２増幅器方式の切換手段を備えた増幅器
を提供することを目的とするものである。
本発明は、上記目的を達成するために、信号入
力がそれぞれ正入力端に印加され、且つそれぞれ
の出力端と負入力端との間に第１の抵抗が介在さ
れて帰還ループが形成されている第１及び第２の
帰還型演算増幅回路を備え、切換操作に応じて高
出力で増幅するBTL方式とそれぞれ独立した負
荷を駆動する２増幅器方式とを切換える切換手段
を備える増幅器において、 前記第１及び第２の帰還型演算増幅回路の負入
力端が第２及び第３の抵抗を介して接続されてお
り、 BTL方式切換時は、 前記第３の抵抗の一部が短絡されるとともに、
前記第２の帰還型演算増幅回路の正入力端が切換
手段によつて接地され、 ２増幅器方式切換時は、 前記第２の抵抗と第３の抵抗との間が接地さ
れ、且つ前記第１及び第２の帰還型演算増幅回路
の正入力端に信号が印加され てなることを特徴とするものである。
力がそれぞれ正入力端に印加され、且つそれぞれ
の出力端と負入力端との間に第１の抵抗が介在さ
れて帰還ループが形成されている第１及び第２の
帰還型演算増幅回路を備え、切換操作に応じて高
出力で増幅するBTL方式とそれぞれ独立した負
荷を駆動する２増幅器方式とを切換える切換手段
を備える増幅器において、 前記第１及び第２の帰還型演算増幅回路の負入
力端が第２及び第３の抵抗を介して接続されてお
り、 BTL方式切換時は、 前記第３の抵抗の一部が短絡されるとともに、
前記第２の帰還型演算増幅回路の正入力端が切換
手段によつて接地され、 ２増幅器方式切換時は、 前記第２の抵抗と第３の抵抗との間が接地さ
れ、且つ前記第１及び第２の帰還型演算増幅回路
の正入力端に信号が印加され てなることを特徴とするものである。
以下、この発明の一実施例を第１図、第２図に
沿つて説明する。なお、帰還抵抗Ｒ２２およびス
イツチＳ１−１の接続構成を除く他の部材は、従
来と同一部材で同一機能を有しており、同一符号
を付してその詳細な説明は省略する。 第１図において、第１及び第２の帰還形演算増
幅回路としての帰還形演算増幅回路１０，２０の
帰還抵抗Ｒ１１（第１の抵抗）、Ｒ１２（第２の
抵抗）、Ｒ２１（第１の抵抗）、Ｒ２２（第３の抵
抗）は、R11＝R21、R12＝R22の関係になされ
ている。また帰還抵抗Ｒ２２は抵抗Ｒ２２１，Ｒ
２２２の直列接続から構成され、抵抗R22は切換
手段のスイツチＳ１−１が２増幅器方式に切換え
（すなわちＨ側）られることにより短絡されて実
質的に帰還抵抗Ｒ２２を小さくする構成になつて
いる。 このように構成された増幅器において、切換手
段のスイツチＳ１−１，Ｓ１−２の操作により、
その可動接点がＬ側に切換えられると、帰還形演
算増幅回路２０は、その負入力端子が抵抗Ｒ２２
を介して接地され、また、その正入力端子が帰還
形演算増幅回路１０の正入力端子に入力される信
号を入力されて、２増幅方式の接続構成になされ
る。この場合、帰還形演算増幅回路１０，２０の
それぞれの利得は（R11＋R12）／R12となされ
る。 一方、切換手段のスイツチＳ１−１，Ｓ１−２
の操作によりその可動接点がＨ側に切換えられる
と、帰還形演算増幅回路２０の負入力端子には帰
還形演算増幅回路１０の出力が抵抗Ｒ１１，Ｒ１
２および抵抗Ｒ２２（R221＋R222）を介して入
力され、またその正入力端子は接地されて、
BTL方式の接続構成になされる。そしてこの場
合、帰還形演算増幅回路１０，２０の負入力間の
抵抗を半分にしてやれば、6dB上昇する利得が得
られる。したがつて実用回路における４〜5dB上
昇する場合にも帰還抵抗Ｒ２２を抵抗Ｒ２２１と
抵抗Ｒ２２２とに分割することにより０〜6dBの
どの利得に対しても調整が可能になる。そして帰
還形演算増幅回路１０，２０共に同一な帰還抵抗
を共用するので入力クリツプレベルも同一になさ
れ、無歪最大出力を簡単に得ることができる。 第２図はこの発明の他の一実施例を示す構成で
あり、第１図に示される増幅器に抵抗Ｒ４１，Ｒ
４２およびボリユームVRを入力信号ラインに接
続したフエーダ回路を付加した応用例である。こ
のように構成することにより、２増幅器方式の際
出力端子５，６から出力される信号のレベルを任
意に可変することができる。 なお、上記した実施例においては、２増幅器方
式の際、一対の帰還形演算回路１０，２０に同一
の信号を入力するように構成して説明されたが、
これは独立した信号を入力するように構成しても
よい。 また切換手段に機械的スイツチを用いて構成し
たが、これは電子的スイツチに変更することも可
能である。
沿つて説明する。なお、帰還抵抗Ｒ２２およびス
イツチＳ１−１の接続構成を除く他の部材は、従
来と同一部材で同一機能を有しており、同一符号
を付してその詳細な説明は省略する。 第１図において、第１及び第２の帰還形演算増
幅回路としての帰還形演算増幅回路１０，２０の
帰還抵抗Ｒ１１（第１の抵抗）、Ｒ１２（第２の
抵抗）、Ｒ２１（第１の抵抗）、Ｒ２２（第３の抵
抗）は、R11＝R21、R12＝R22の関係になされ
ている。また帰還抵抗Ｒ２２は抵抗Ｒ２２１，Ｒ
２２２の直列接続から構成され、抵抗R22は切換
手段のスイツチＳ１−１が２増幅器方式に切換え
（すなわちＨ側）られることにより短絡されて実
質的に帰還抵抗Ｒ２２を小さくする構成になつて
いる。 このように構成された増幅器において、切換手
段のスイツチＳ１−１，Ｓ１−２の操作により、
その可動接点がＬ側に切換えられると、帰還形演
算増幅回路２０は、その負入力端子が抵抗Ｒ２２
を介して接地され、また、その正入力端子が帰還
形演算増幅回路１０の正入力端子に入力される信
号を入力されて、２増幅方式の接続構成になされ
る。この場合、帰還形演算増幅回路１０，２０の
それぞれの利得は（R11＋R12）／R12となされ
る。 一方、切換手段のスイツチＳ１−１，Ｓ１−２
の操作によりその可動接点がＨ側に切換えられる
と、帰還形演算増幅回路２０の負入力端子には帰
還形演算増幅回路１０の出力が抵抗Ｒ１１，Ｒ１
２および抵抗Ｒ２２（R221＋R222）を介して入
力され、またその正入力端子は接地されて、
BTL方式の接続構成になされる。そしてこの場
合、帰還形演算増幅回路１０，２０の負入力間の
抵抗を半分にしてやれば、6dB上昇する利得が得
られる。したがつて実用回路における４〜5dB上
昇する場合にも帰還抵抗Ｒ２２を抵抗Ｒ２２１と
抵抗Ｒ２２２とに分割することにより０〜6dBの
どの利得に対しても調整が可能になる。そして帰
還形演算増幅回路１０，２０共に同一な帰還抵抗
を共用するので入力クリツプレベルも同一になさ
れ、無歪最大出力を簡単に得ることができる。 第２図はこの発明の他の一実施例を示す構成で
あり、第１図に示される増幅器に抵抗Ｒ４１，Ｒ
４２およびボリユームVRを入力信号ラインに接
続したフエーダ回路を付加した応用例である。こ
のように構成することにより、２増幅器方式の際
出力端子５，６から出力される信号のレベルを任
意に可変することができる。 なお、上記した実施例においては、２増幅器方
式の際、一対の帰還形演算回路１０，２０に同一
の信号を入力するように構成して説明されたが、
これは独立した信号を入力するように構成しても
よい。 また切換手段に機械的スイツチを用いて構成し
たが、これは電子的スイツチに変更することも可
能である。
以上のようにこの発明によれば、負入力への帰
還回路を介して反転側帰還形演算増幅回路への負
入力とする一対の帰還形演算回路により構成され
る増幅器において、切換手段の操作により、部品
点数の少ない受動素子である抵抗の切換えによる
簡単な構成で確実にBTL方式と２増幅器方式の
利得差を得ることができると共に、その利得差を
自由に変更することができる効果を有する。
還回路を介して反転側帰還形演算増幅回路への負
入力とする一対の帰還形演算回路により構成され
る増幅器において、切換手段の操作により、部品
点数の少ない受動素子である抵抗の切換えによる
簡単な構成で確実にBTL方式と２増幅器方式の
利得差を得ることができると共に、その利得差を
自由に変更することができる効果を有する。
第１図および第２図はそれぞれこの発明による
増幅器の構成を示す図、第３図ないし第５図は従
来および提供されうるBTL、２増幅器方式を有
する増幅器の構成を示す図である。 １０，２０……帰還形演算増幅回路、Ｒ１１，
Ｒ１２，Ｒ２１，Ｒ２２……帰還抵抗、Ｓ１−
１，Ｓ１−２……スイツチ。
増幅器の構成を示す図、第３図ないし第５図は従
来および提供されうるBTL、２増幅器方式を有
する増幅器の構成を示す図である。 １０，２０……帰還形演算増幅回路、Ｒ１１，
Ｒ１２，Ｒ２１，Ｒ２２……帰還抵抗、Ｓ１−
１，Ｓ１−２……スイツチ。
Claims (1)
- 【特許請求の範囲】 １ 信号入力がそれぞれ正入力端に印加され、且
つそれぞれの出力端と負入力端との間に第１の抵
抗が介在されて帰還ループが形成されている第１
及び第２の帰還型演算増幅回路を備え、切換操作
に応じて高出力で増幅するBTL方式とそれぞれ
独立した負荷を駆動する２増幅器方式とを切換え
る切換手段を備える増幅器において、 前記第１及び第２の帰還型演算増幅回路の負入
力端が第２及び第３の抵抗を介して接続されてお
り、 BTL方式切換時は、 前記第３の抵抗の一部が短絡されるとともに、
前記第２の帰還型演算増幅回路の正入力端が切換
手段によつて接地され、 ２増幅器方式切換時は、 前記第２の抵抗と第３の抵抗との間が接地さ
れ、且つ前記第１及び第２の帰還型演算増幅回路
の正入力端に信号が印加され てなることを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60067455A JPS61225913A (ja) | 1985-03-30 | 1985-03-30 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60067455A JPS61225913A (ja) | 1985-03-30 | 1985-03-30 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61225913A JPS61225913A (ja) | 1986-10-07 |
| JPH0417561B2 true JPH0417561B2 (ja) | 1992-03-26 |
Family
ID=13345427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60067455A Granted JPS61225913A (ja) | 1985-03-30 | 1985-03-30 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61225913A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62213309A (ja) * | 1986-03-13 | 1987-09-19 | Sanyo Electric Co Ltd | 電力増幅回路 |
| JP2010136030A (ja) * | 2008-12-03 | 2010-06-17 | Panasonic Corp | 受光増幅回路および光ディスク装置 |
-
1985
- 1985-03-30 JP JP60067455A patent/JPS61225913A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61225913A (ja) | 1986-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494077A (en) | Amplifier system switchable between two amplifying operations | |
| US4396891A (en) | Gain control circuit | |
| JP2854299B2 (ja) | 集積型低周波数電力増幅器 | |
| US5399986A (en) | Isolated multi-output power amplifier | |
| US5856759A (en) | Audio output amplifier with parallel class AB stages | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| JP2001203544A (ja) | 増幅器装置及び増幅方法 | |
| US3241082A (en) | Direct coupled amplifier with stabilized operating point | |
| US4446442A (en) | Amplifier circuit | |
| JPH0417561B2 (ja) | ||
| US4041408A (en) | Push-pull audio amplifier system with muting | |
| US4631490A (en) | Audio output amplifying device | |
| KR100528107B1 (ko) | 전력증폭장치 | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| JPS6218980Y2 (ja) | ||
| US4447790A (en) | Distortion eliminating circuit | |
| JPS631768B2 (ja) | ||
| JP2507029B2 (ja) | 増幅器 | |
| JPS61225912A (ja) | 増幅器 | |
| JP2709984B2 (ja) | オーディオ増幅回路およびオーディオシステム | |
| JPH0374044B2 (ja) | ||
| JPH046130B2 (ja) | ||
| JPH0522993Y2 (ja) | ||
| JPH0535606B2 (ja) | ||
| JPS5811057Y2 (ja) | ミキシング回路 |