JPH04172545A - ディスクキャッシュ制御装置 - Google Patents

ディスクキャッシュ制御装置

Info

Publication number
JPH04172545A
JPH04172545A JP2301880A JP30188090A JPH04172545A JP H04172545 A JPH04172545 A JP H04172545A JP 2301880 A JP2301880 A JP 2301880A JP 30188090 A JP30188090 A JP 30188090A JP H04172545 A JPH04172545 A JP H04172545A
Authority
JP
Japan
Prior art keywords
data
cache
writing
microprocessor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2301880A
Other languages
English (en)
Inventor
Akihiro Asano
浅野 聡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2301880A priority Critical patent/JPH04172545A/ja
Publication of JPH04172545A publication Critical patent/JPH04172545A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ホストプロセッサと磁気ディスク装置との間
のデータ転送を制御するディスク装置・ノシュ制御装置
に関するものである。
〔従来の技術〕
従来のディスクキャッシュ制御装置の一例を第3図に示
す。この装置は、ホストプロセッサから送られてきたデ
ータを格納するキャッシュメモリ9と、このメモリを管
理するためのデータを格納するディレクトリメモリ5と
を備えている。この装置はまた、ホストプロセッサ1と
の間でデータのやり取りを行うホストインターフェース
3と、キャッシュメモリ9、ホストインターフェース3
、ならびにディスク装置112の間のデータ転送を行う
データ転送手段6とを備えている。そしてキャッシュデ
ータ書き込み手段7はデータ転送手段6からのデータを
キャッシュメモリ9に書き込み、−方、キャッシュデー
タ読み取り手段8はキャッシュメモリ9からデータを読
み取ってデータ転送手段6に出力する。また、ディスク
装置データ書き込み手段11はデータ転送手段6からの
データをディスク装置12に書き込み、一方、ディスク
装置データ読み取り手段10はディスク装置12からデ
ータを読み取ってデータ転送手段6に出力する。マイク
ロプロセッサ4は、これらデータ書き込み/読み取り手
段7. 8.10.11、データ転送手段、ならびにホ
ストインターフェース3を制御する。
次に第4図に示すフローチャートを用いて動作を説明す
る。ホストプロセッサ1が高速書き込みのため、バス1
00を通じてインターフェース3に高速書き込み命令を
出力すると、インターフェース3はこれをバス120を
通じてマイクロプロセッサ4に送出する(ステップ50
0)。マイクロプロセッサ4はこの命令を受は取ると、
インターフェース3に指示を出し、ホストプロセッサ1
から高速書き込みデータおよびそのデータに関する情報
を受は取らせ、データはバス150を通じてデータ転送
手段6へ、データに関する情報はバス130を通じてマ
イクロプロセッサ4にそれぞれ転送させる(ステップ5
10)。
その後、マイクロプロセッサ4はインターフェース3よ
り上記データに関する情報を受は取ると、ホストからの
データが部分書き込みの必要があるか否かを判別する(
ステップ520.530)。判別の結果、部分書き込み
の必要がある場合には、マイクロプロセッサ4はデバイ
スモードで直接ディスク装置12にデータを書き込むた
め、まずバス200を通じてディスク装置データ読み取
り手段1oに、部分書き込みを行う物理セクタのデータ
をディスク装置12から読み取らせ、バス250を通じ
てデータ転送手段6に出力させる。このデータ読み取り
の終了報告をディスク装置データ読み取り手段1゜から
受は取ると、マイクロプロセッサ4はデータ転送手段6
に指示を出し、データ読み取り手段10が読み取ったデ
ータの指定した物理セクタ部をホストインターフェース
3から与えられたデータで更新させ、バス240を通じ
てディスク装置データ書き込み手段11に出力させる。
そしてマイクロプロセッサ4はデータ書き込み手段11
にバス190を通じて指示を出し、データ転送手段6か
らのデータをディスク装Wt12に書き込ませる(ステ
ップ560)。
マイクロプロセッサ4はデータ書き込み手段11からの
データ書き込み終了報告をまち(ステップ570)、そ
の後、ホストインターフェース3を通じてホストプロセ
ッサ1にデータ書き込みの終了報告を行い、一連の動作
を終了する(ステップ58o)。
一方、ステップ530で部分書き込みの必要がない場合
には、データ転送手段6およびキャッシュデータ書き込
み手段7にそれぞれバス170およびバス160を通じ
て指示を出し、ホストプロセッサlからのデータをキャ
ッシュメモリ9に格納させる(ステップ590)、マイ
クロプロセッサ4は、データ書き込み手段7からのデー
タ格納終了報告を待ち(ステップ600)、その後、バ
ス210を通じてディレクトリメモリ5の更新を行い(
ステップ610)、ステップ580に進む。
〔発明が解決しようとする課題〕
このような従来のディスクキャッシュ制御装置では、ホ
ストプロセッサからの高速書き込みデータに部分書−き
込みの必要がある場合には、たとえそのデータがキャツ
シュヒツトであってもデバイスモードで書き込みが行わ
れ、データは直接ディスク装置に書き込まれるので、デ
ータの処理速度が遅くなるという問題があった。。
本発明の目的は、このような問題を解決し、データがキ
ャツシュヒツトである場合の処理速度の低下を防止した
ディスクキャッシュ制御装置を提供することにある。
〔課題を解決するための手段〕
本発明は、キャッシュメモリと、このメモリを管理する
ためのデータを格納するディレクトリメモリとを備え、
ホストプロセッサと磁気ディスク装置との間のデータ転
送を制御するディスクキャッシュ制御装置において、 前記ホストプロセッサから送られてきたデータが、キャ
ツシュヒツトであるか否かを、前記ディレクトリメモリ
に格納されたデータにもとづいて判別するデータ判別手
段と、 このデータ判別手段が前記データがキャツシュヒツトで
あると判別したと曇、前記データを前記キャッシュメモ
リに書き込むデータ書き込み手段とを備えたことを特徴
とする。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明によるディスクキャッシュ制御装置の一
例を示すブロック図である。図中、第3図のディスクキ
ャッシュ制御装置と同一の構成要素は同一の符号により
示した。これら同一の構成要素に関する説明はここでは
省略する。
このディスクキャッシュ制御装置が従来の装置と異なる
のは、マイクロプロセッサ4に、ホストプロセッサ1か
ら送られてきた高速書き込みデータが、キャツシュヒツ
トであるか否かを、ディレクトリメモリ5に格納された
データにもとづいて判別する部分書き込み高速データ判
別手段41を設けた点である。
第2図のフローチャートを用いて動作を説明する。ホス
トプロセッサ1が高速書き込みのため、バス100を通
じてインターフェース3に高速書き込み命令を出力する
と、インターフェース3はこれをバス120を通じてマ
イクロプロセッサ4に送出する(ステップ300)。マ
イクロプロセッサ4はこの命令を受は取ると、インター
フェース3に指示を出し、ホストプロセッサ1から高速
書き込みデータおよびそのデータに関する情報を受は取
らせ、データはバス150を通じてデータ転送手段6へ
、データに関する情報はハス130を通じてマイクロプ
ロセッサ4にそれぞれ転送させる(ステップ310)。
その後、マイクロプロセッサ4はインターフェース3よ
り上記データに関する情報を受は取ると、ホストからの
データが部分書き込みの必要があるか否かを判別する(
ステップ320.330)。判別の結果、部分書き込み
の必要がある場合には、マイクロプロセッサ4のデータ
判別手段41は、バス210を通じてディレクトリメモ
リ5を調べ、ホストからのデータがキャツシュヒツトで
あるか否かを判別する(ステップ340.350)。
この判別の結果、キャツシュヒツトでない場合には、マ
イクロプロセッサ4はデバイスモードで直接ディスク装
置12にデータを書き込むため、まずバス200を通じ
てディスク装置データ読み取り手段10に、部分書き込
みを行う物理セクタのデータをディスク装置12から読
み取らせ、バス250を通じてデータ転送手段6に出力
させる。このデータ読み取りの終了報告をディスク装置
データ読み取り手段10から受は取ると、マイクロプロ
セッサ4はデータ転送手段6に指示を出し、データ読み
取り手段10が読み取ったデータの指定した物理セクタ
部をホストインターフェース3から与えられたデータで
更新させ、バス240を通じてディスク装置データ書き
込み手段11に出力させる。そしてマイクロプロセッサ
4はデータ書き込み手段11にバス190を通じて指示
を出し、データ転送手段6からのデータをディスク装置
12に書き込ませる(ステップ360)。
マイクロプロセッサ4はデータ書き込み手段11からの
データ書き込み終了報告をまち(ステップ370)、そ
の後、ホストインターフェース3を通じてホストプロセ
ッサ1にデータ書き込みの終了報告を行い(ステップ3
80)、一連の動作を終了する。
一方、ステップ350でキャツシュヒツトである場合に
は、マイクロプロセッサ4、データ転送手段6、ならび
にキャッシュデータ書き込み手段7は、データ書き込み
手段として動作し、マイクロプロセッサ4はデータ転送
手段6およびキャッシュデータ書き込み手段7にそれぞ
れバス170およびバス160を通じて指示を出し、ホ
ストプロセッサ1からのデータをキャッシュメモリ9に
格納させる(ステップ390)。マイクロプロセッサ4
は、データ書き込み手段7からのデータ格納終了報告を
待ち(ステップ400)、その後、バス21011eて
ディレクトリメモリ5の更新を行い(ステップ410)
、ステップ380に進む。
また、ステップ330で部分書き込みの必要がない場合
にも、マイクロプロセッサ4はステップ390に進み、
上述したステップ380までの動作を行う。
このように本発明のディスクキャッシュ制御装置では、
データ判別手段41によってホストからの部分書き込み
が必要なデータに対して、キャツシュヒツトか否かが調
べられ、キャツシュヒツトの場合には、データはキャッ
シュメモリ9に書き込まれる。したがってデータがキャ
ツシュヒツトの場合、ディスク装置に書き込むことにと
もなう従来のような処理速度の低下はなくなり、データ
は高速に処理される。
〔発明の効果〕
以上説明したように本発明は、キャッシュメモリと、こ
のメモリを管理するためのデータを格納するディレクト
リメモリとを備え、ホストプロセッサと磁気ディスク装
置との間のデータ転送を制御するディスクキャッシュ制
御装置において、ホストプロセッサから送られてきたデ
ータが、キャツシュヒツトであるか否かを、ディレクト
リメモリに格納されたデータにもとづいて判別するデー
タ判別手段と、このデータ判別手段がデータがキャツシ
ュヒツトであると判別したとき、データをキャッシュメ
モリに書き込むデータ書き込み手段とを備えている。
したがって本発明のディスクキャッシュ装置では、デー
タ判別手段によってホストからのデータに対して、キャ
ツシュヒツトか否かが調べられ、キャツシュヒツトの場
合には、データはデータ書き込み手段によりキャッシュ
メモリに書き込まれる。その結果、データがキャツシュ
ヒツトの場合、ディスク装置に書き込むことにともなう
従来のような処理速度の低下はなくなり、データは高速
に処理される。
【図面の簡単な説明】
第1図は本発明によるディスクキャッシュ制御装置の一
例を示すブロック図、 第2図は第1図のディスクキャッシュ制御装置の動作を
示すフローチャート、 第3図は従来のディスクキャッシュ制御装置の一例を示
すブロック図、 第4図は第3図のディスクキャッシュ制御装置の動作を
示すフローチャートである。 1・・・・・ホストプロセッサ 2・・・・・ディスクキャッシュ制御装置3・・・・・
ホストインターフェース 4・・・・・マイクロプロセッサ 5・・・・・ディレクトリメモリ 6・・・・・データ転送手段 7・・・・・キャッシュデータ書き込み手段8・・・・
・キャッシュデータ読み取り手段9・・・・・キャッシ
ュメモリ 10・・・・・ディスク装置データ読み取り手段 11・・・・・ディスク装置データ書き込み手段 12・・・・・ディスク装置 代理人 弁理士  岩 佐  義 幸 第1図 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)キャッシュメモリと、このメモリを管理するため
    のデータを格納するディレクトリメモリとを備え、ホス
    トプロセッサと磁気ディスク装置との間のデータ転送を
    制御するディスクキャッシュ制御装置において、 前記ホストプロセッサから送られてきたデータが、キャ
    ッシュヒットであるか否かを、前記ディレクトリメモリ
    に格納されたデータにもとづいて判別するデータ判別手
    段と、 このデータ判別手段が前記データがキャッシュヒットで
    あると判別したとき、前記データを前記キャッシュメモ
    リに書き込むデータ書き込み手段とを備えたことを特徴
    とするディスクキャッシュ制御装置。
JP2301880A 1990-11-07 1990-11-07 ディスクキャッシュ制御装置 Pending JPH04172545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2301880A JPH04172545A (ja) 1990-11-07 1990-11-07 ディスクキャッシュ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2301880A JPH04172545A (ja) 1990-11-07 1990-11-07 ディスクキャッシュ制御装置

Publications (1)

Publication Number Publication Date
JPH04172545A true JPH04172545A (ja) 1992-06-19

Family

ID=17902255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2301880A Pending JPH04172545A (ja) 1990-11-07 1990-11-07 ディスクキャッシュ制御装置

Country Status (1)

Country Link
JP (1) JPH04172545A (ja)

Similar Documents

Publication Publication Date Title
US5581731A (en) Method and apparatus for managing video data for faster access by selectively caching video data
US6105076A (en) Method, system, and program for performing data transfer operations on user data
US5293618A (en) Method for controlling access to a shared file and apparatus therefor
US5524225A (en) Cache system and method for providing software controlled writeback
JPH06236241A (ja) フラッシュメモリを用いたハードディスク装置
US5561824A (en) Storage management of data for ensuring communication of minimal length data
JP4113524B2 (ja) キャッシュ・メモリ・システムとその制御方法
US6591336B2 (en) Technique for maintaining coherency between shared-disk and disk caches
JPH04172545A (ja) ディスクキャッシュ制御装置
JP2004206424A (ja) データ処理装置及びデータ処理装置におけるデータ転送方法
JP4826873B2 (ja) ホットルーチンメモリを有するマイクロプロセッサシステム
JPH01303547A (ja) 情報記憶制御システム
JPH0793101A (ja) データバックアップ装置
JPH10254781A (ja) 補助記憶装置
JP2554761B2 (ja) データ転送パス制御方式
US6266739B1 (en) Method and apparatus for ultra high-speed formatting of a disk drive volume
JPH0373040A (ja) キャッシュメモリ
JP2748862B2 (ja) バスインタフェースアダプタ
JP2000285019A (ja) キャッシュ制御回路
JP3299147B2 (ja) キャッシュ制御回路
JPH0934782A (ja) 情報記憶装置
JPH0756844A (ja) システムメモリを有するバスをベースにしたコンピュータシステムに使用するためのマスタバスマスタおよびバスをベースにしたコンピュータシステム
JP2000047941A (ja) ディスクキャッシュ制御装置
JPH02165354A (ja) 補助記憶装置
JP2864751B2 (ja) ディスク制御装置の不揮発性メモリ管理方式