JPH04171449A - フォトマスク - Google Patents

フォトマスク

Info

Publication number
JPH04171449A
JPH04171449A JP2297645A JP29764590A JPH04171449A JP H04171449 A JPH04171449 A JP H04171449A JP 2297645 A JP2297645 A JP 2297645A JP 29764590 A JP29764590 A JP 29764590A JP H04171449 A JPH04171449 A JP H04171449A
Authority
JP
Japan
Prior art keywords
pattern
mark
chip body
photomask
scribe zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2297645A
Other languages
English (en)
Inventor
Satomi Kajiwara
里美 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2297645A priority Critical patent/JPH04171449A/ja
Publication of JPH04171449A publication Critical patent/JPH04171449A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置のフォトプロセス工程中で半導体
層等に所望のパターンを賦与するフォトリソグラフィ用
のいわゆるレチクルを含むフォトマスクに関する。
〔従来の技術〕
周知のように、半導体装置とくに集積回路装置の製造に
は複数回のフォトプロセスが必要でその工程ごとに微細
パターンを指定するフォトマスクを用いるが、最近では
このフォトマスクに1〜数個分の集積回路装置のパター
ンを備えるいわゆるレチクルを用い、そのパターンをレ
ンズ等の手段で5〜10分の1に縮めて大径のウェハ上
のフォトレジスト膜を順次位置をずらせながら露光する
ことにより、それに作り込む多数の集積回路装置をパタ
ーンニングするのがふつうである。
さ”ζ、このレチクル等のフォトマスクには、各集積回
路装置チップのパターンのほかに、ウェハプロセス終了
後にウェハを縦横にスクライブしてそれからチップを単
離するため必要なスクライブゾーン用のパターンが組み
込まれる。チップ本体用パターンの外輪郭は方形で、ス
クライブゾーン用パターンはこれが縦横に配列された間
を埋める格子状になるから、この格子の善意の中にチッ
プ本体用パターンが嵌め込まれる形になる。
周知のように、最近ではチップ本体用パターンはCAD
設備を利用して生成され、フォトマスク製作のために設
備内でデータ化されて磁気テープ等の記録媒体内にデー
タの形で記録される。これに比べ、スクライブゾーン用
パターンの方はごく単純な格子状でよいのであるが、フ
ォトプロセス工程ごとにフォトマスクを区別するための
記号やマスク合わせ用の符号をウェハプロセスの管理上
そのパターン内に必ず組み込んで置く必要があるので、
これもCAD設備を利用してデータ化した上で同じ媒体
内に記録させる。
フォトマスクないしレチクルの製作時には、この記録媒
体内のデータに基づいてフォトプロセス工程ごとに異な
る上述のチップ本体用パターンとスクライブゾーン用パ
ターンを互いに接するよう並べてパターンを合成する。
ところが、上のように製作されるフナ1−マスクでは異
なるフォトプロセス工程用のチップ本体用パターンとス
クライブゾーン用パターンを誤って合成してしまうこと
がある。
かかる錯誤の発生はごく稀であっても、多数のウェハが
誤ったウェハプロセスを受けて量産品に大量の不良が発
生ずるので、フォトマスクの検査はCAD時の記録を参
照しながらもちろん厳重に行なうが、集積回路用のチッ
プ本体用パターンが3L常に複雑でかつフォトプロセス
工程ごとに大差がない場合も多いので、いわゆるうつが
りミスをm絶するのは相当回能である。7だ、検査の結
果かかる1fJlがわかってもフォトマスクを作り直し
にかなりの時日を要する。
本発明は、この問題を解消してフォトマスクの製作時に
不注意な錯誤を確実に検出できるようすることを目的と
する。
[課題を解決するだめの手段〕 上述の目的は本発明によれば、フォトプロセス工程ごと
に弁別が可能な照合マークを定めてそのパターンを2個
のマーク部分に分割し、各マーク部分をチップ本体用パ
ターンの周縁とスクライブゾーン用パターンの周縁とに
それぞれ組み入れて置き、同じフォトプロセス工程用の
チップ本体用およびスクライブゾーン用パターンを合成
し7た時にのみ両パターン周縁のマーク部分が互いに連
続して分割前の照合マークが復元されるようi2こする
ことにより達成される。
なお、上記の照合マークをフォトプロセス工程に関せず
一定の単純なパターンとし、そのマーク部分のチップ本
体とスクライブゾーン用パターンの周縁上の位置により
フォトプロセス工程の弁別を可能にするのが、フォトマ
スクの検査を自動化する上でとくに有利である。
また、フォトマスクを目視により容品に見落としなく検
査できるようにするには、照合マークをフォトプロセス
工程ごとにパターンが異なる文字や符号とするのが望ま
しい。
いずれの場合にも、マーク部分のチップ本体用とスクラ
イブゾーン用パターンへの組み入れは、CAD設備のソ
フトウェアとくに記録媒体に記録すべき内容をデータ化
するソフトウェアによって行なうのが最も簡単でかつ確
実である。
〔作用〕
本発明は、フォトマスクがチップ本体用およびスクライ
ブゾーン用パターンを互いに接するよう並べて合成され
る点に着目し、両パターンの周縁にフォトプロセス工程
ごとに異なるいわば割袴である照合マークを2分割した
マーク部分をそれぞれ組み入れることにより、別工程用
の両パターンを誤って合成した時は両マーク部分が合致
セす、同工程用の両パターンを正しく合成した時にのみ
両マーク部分が連続し元の照合マークが復元するように
したものである。
従って本発明では錯誤を両マーク部分が繋がらないこと
から確実に検出し、正常な照合マークが復元されること
から容品に確認でき、これにより所期の課題が解決され
る。
〔実施例〕
以下、図を参照しながら本発明の若干の実施例を説明す
る。第1図に半導体装置に対するウェハプロセス中の特
定のフォトプロセス工程に用いる本発明によるフォトマ
スクを示す、同図(a)に示すようにこの実施例のフォ
トマスク10はレチクルであり、方形輪郭の4個のチッ
プ本体用パターン11と枠状のスクライブゾーン用パタ
ーン12とを合成したパターンをもち、同図(b)のよ
うにウェハ1のフォトレジスト膜を位置を順次ずらせな
がら光学系によりその数〜10分の1に縮小したパター
ンで露光させるためのものである。チップ本体用の各パ
ターン11は例えば集積回路用の複雑な内容をもち、ス
クライブゾーン用パターン12はこのフォトマスク10
を用いるフォトプロセス工程を示す記号や符号である情
報部13を含む。
第1図の実施例の照合マーク20は、どのフォトプロセ
ス工程にも共通な短冊状パターンとされ、それを2個に
分割したマーク部分21と22をチップ本体用パターン
11の周縁の工程ごとに異なる位置と、スクライブゾー
ン用パターン12の窓の周縁のこれに正確に対応する複
数の位置にそれぞれ組み入れて置き、両パターン11と
12を図のように合成した時に両マーク部分21と22
が連続して分割前の照合マーク20が復元されるように
する。
第2図にこの様子を拡大図で示す、同図(a)はA工程
用のフォトマスク10aを示し、この工程用のチップ本
体用パターンllaとスクライブゾーン用パターン12
aが正しく合成されて照合マーク20aが正確に復元さ
れている。同図(ロ)に示すB工程用のフォトマスク1
0.bでは、同形の照合マーク20bを上とは異なる位
置に設けるが、同じB工程用のチップ本体用パターンl
lbとスクライブゾーン用パターン12bを正しく合成
すると照合マーク20bの元のパターンが復元される。
しかし、同図(C)に示すフォトマスク10cでは、A
工程用のチップ本体用パターンllaとB工程用のスク
ライブゾーン用パターン12bが誤って合成されたため
、A工程用のマーク部分21aとB工程用のマーク部分
22bとが互いにずれて連続せず、元の照合マークのパ
ターンが復元されない。
これかられかるように第1図と第2図の実施例では、照
合マークを同じパターンでただしフォトプロセス工程ご
とに異なる位置に設けることにより、異なる工程用のチ
ップ本体用パターンとスクライブゾーン用パターンが誤
って合成されたことを簡単に検出できる。また、この照
合マークを図の短冊状のようなごく単純なパターンとす
れば、適宜な撮像手段る簡単なパターン認識手段を組み
合わせて、元の照合マークが復元されたか否かを自動判
定させることができる。
さらにごく稀であるが、チップ本体用パターンとスクラ
イブゾーン用パターンとが相互にずれた状態で合成され
ることがあり、上かられかるようにこの実施例の照合マ
ークはかかるずれの検出用にも利用できる。
第3図は上述の実施例の若干の変形態様を示すものであ
る。同図(a)の実施例では、チップ本体用パターン1
1の方形輪郭の左右と上下方向の各辺に対応する位置に
それぞれ第1図と同じパターンの照合マーク20cと2
0dを設け、もちろんこれらの位置をフォトプロセス工
程ごとに異ならせる。この場合も、別工程用のチップ本
体用パターン11とスクライブゾーン用パターン12が
混同されたのを検出できる点は同じであるが、両パター
ン11と12との合成が上下、左右いずれの方向にずれ
ても、これを鋭敏に検出することができる。
第3図ら)は、照合マーク20を設けるべき位置におけ
るチップ本体用パターン11の地が黒で、スクライブゾ
ーン用パターン12が透明な場合の態様を示す、照合マ
ーク20を2分割した前者側のマーク部分21を透明、
後者側のマーク部分22を黒にそれぞれすることにより
、パターン合成されたフォトマスク10上で両マーク部
分21と22が照合マーク20の元のパターンに正しく
復元されたか否かを正確に検出ないし判定できる。
第4図に示す実施例では照合マーク20にフォトプロセ
ス工程ごとに異なるパターンが用いられ、図の例では数
字のパターンとされる。もちろん、この場合は照合マー
ク20の位置を工程ごとに異ならせる必要はない、照合
マーク20を2個のマーク部分21と22に分割して、
チップ本体用パターン11とスクライブゾーン用パター
ン12にそれぞれ組み入れるのは同しであるが、この実
施例では文字を黒で縁取りして中を透明とすることによ
って、両パターン11と12のいずれが黒地か透明かに
関せず元の照合マーク20が復元されたか否かを常に判
定できるようされる。なお、かかる縁取りは本発明で用
いるどの照合パターンにも適用できる。
この第4図の実施例は、照合マークが正しく元に復元さ
れたか否かを目視で判定するに適する。
また、第1図のスクライブゾーン用パターン12中の情
報部13をこの実施例の照合マーク20によって置き換
えれば、誤ってパターン合成されたフォトマスク中の情
報部の読み取りを不可能にしてその使用を禁止すること
ができる。
第5図は照合マーク20を組み入れたチップ本体用パタ
ーン11とスクライブゾーン用パターン12のデータを
CAD設備内で記録する要領の概要をそのソフトウェア
の流れ図により示すものである。
あるフォ]・プロセス工程に対して、チップ本体用パタ
ーン11を生成させ、がっ情報部13を含むスクライブ
ゾーン用パターンを作った後に図の流れを起動させるも
のとする。
ステップ31ではまず照合マーク20のパターンを登録
し、次のステップ32でこれをマーク部分21と22の
パターンに分割する。ステップ33ではマーク部分21
をチップ本体用パターン11に組み入れ、次のステップ
34でこれを含むパターン11をデータ化した上で磁気
テープ等の記録媒体に記録させる。
同様に、ステップ35でマーク部分22をスクライブゾ
ーン用パターン12に組み入れ、ステップ36でこのパ
ターン12をデータ化して記録媒体に記録させる0図示
の流れに要する時間は従来と実質上変わらず、記録媒体
に基づいてフォトマスク1oを作る要領も従来と全(同
じである。
〔発明の効果〕
以上のとおり本発明では、フォトプロセス工程ごとに異
なるチップ本体用パターンとチップ本体相互間のスクラ
イブゾーン用パターンを互いに接するよう並べて合成す
るフォトマスクに対して、フォトプロセス工程ごとに弁
別可能な照合マークを取り決めてそのパターンを2個の
マーク部分に分割し、チップ本体用およびスクライブゾ
ーン用パターンの周縁にこのマーク部分をそれぞれ紐み
入れて置き、同じフォトプロセス工程用のチップ本体用
およびスクライブゾーン用パターンを合成した時にのみ
両パターン周縁のマーク部分が連続して分割前の照合マ
ークが復元されるようにすることにより、次の効果が得
られる。
(a)照合マークが復元されたか否かによって異なるフ
ォトプロセス工程用のチップ本体とスクライブゾーン用
パターンを誤って合成したフォトマスクを自動的にまた
は目視により容易がっ確実に検出することができ、不正
な露光による半導体装置の不良発生を未然に防止できる
(b)チップ本体用とスクライブゾーン用のパターンの
ずれが発生した時にも、本発明を利用して復元された照
合マーク中のマーク部分の相互ずれからこれを鋭敏に検
出できる。
(c) CA D設備に装荷するソフトウェアを僅か変
更するだけで、追加投資の必要なく本発明を容易に実施
することができる。
【図面の簡単な説明】
図面はすべて本発明に関し、第1図(a)は本発明によ
るフォトマスクの一実施例を示すレチクルの上面図、同
図(ロ)はそれるこより露光されるウェハの上面図、第
2図(a)・−(C)は照合マークが設りr−ねる部分
のフォトマスクの拡大図、第3図(a)および(b)は
照合マークのそれぞわ異なる態様を示1フォ1−マスク
の一部拡大上面図、第4図は照合マークのさらに異なる
態様を示すフォトマスクの一部拡大上面図、第5図は照
合マークを組み入れたチップ本体用パターンとスクライ
ブゾーン用パターンのデータ化と記録の要領の概要を示
すCAD設備のソフトウェアの流れ図である。図におい
ζ、1:ウェハ、10,10a=10c:フォトマスク
ないしレヂクル、11. lla、 llb :チップ
本体用パターン、12、12a、 12b ニスクライ
ブゾーン用パターン、20゜20a〜20d:照合マー
ク、21,21a、22,22b:マーク部分、31〜
36:CAD設備のソフトウェア上の動作第3図   
   第4図 wb図

Claims (1)

  1. 【特許請求の範囲】 1)フォトプロセス工程ごとに異なるチップ本体用パタ
    ーンとチップ本体相互間のスクライブゾーン用パターン
    を互いに接するように並べて合成してなるフォトマスク
    であって、フォトプロセス工程ごとに弁別可能に定めた
    照合マークのパターンを2個のマーク部分に分割して、
    チップ本体およびスクライブゾーン用パターンの周縁に
    それぞれ各マーク部分を組み入れて置き、同じフォトプ
    ロセス工程に用いられる本体およびスクライブゾーン用
    パターンを合成した時にのみ両パターン周縁のマーク部
    分が連続して分割前の照合マークが復元されるようにし
    たフォトマスク。 2)請求項1に記載のものにおいて、照合マークを定パ
    ターンとしてマーク部分のチップ本体およびスクライブ
    ゾーン用パターンの周縁上の位置によりフォトプロセス
    工程ごとの弁別を可能にしたことを特徴とするフォトマ
    スク。 3)請求項1に記載のものにおいて、照合マークをフォ
    トプロセス工程ごとに異なるパターンとしたことを特徴
    とするフォトマスク。
JP2297645A 1990-11-02 1990-11-02 フォトマスク Pending JPH04171449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2297645A JPH04171449A (ja) 1990-11-02 1990-11-02 フォトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2297645A JPH04171449A (ja) 1990-11-02 1990-11-02 フォトマスク

Publications (1)

Publication Number Publication Date
JPH04171449A true JPH04171449A (ja) 1992-06-18

Family

ID=17849270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2297645A Pending JPH04171449A (ja) 1990-11-02 1990-11-02 フォトマスク

Country Status (1)

Country Link
JP (1) JPH04171449A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463577B1 (en) * 1999-07-09 2002-10-08 Fujitsu Limited Method of manufacturing mask using independent pattern data files

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463577B1 (en) * 1999-07-09 2002-10-08 Fujitsu Limited Method of manufacturing mask using independent pattern data files

Similar Documents

Publication Publication Date Title
US4343877A (en) System for design and production of integrated circuit photomasks and integrated circuit devices
US3598604A (en) Process of producing an array of integrated circuits on semiconductor substrate
US4442188A (en) System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks
JPS6232406B2 (ja)
JPH1165093A (ja) 基板管理装置、基板収納容器、基板収納装置、およびデバイス製造方法
CN102314073A (zh) 光刻版及其套刻方法
JPH11288865A (ja) 半導体装置とそのアライメント装置及びアライメント方法
US6362491B1 (en) Method of overlay measurement in both X and Y directions for photo stitch process
JP2651199B2 (ja) マスク又はレチクル用パターン自動検証装置
JPH04171449A (ja) フォトマスク
JPH05281154A (ja) パターン欠陥検査装置
JPH0443358A (ja) チップ位置識別パターンの形成方法
US20060206853A1 (en) Method of producing mask inspection data, method of manufacturing a photo mask and method of manufacturing a semiconductor device
JPH1165088A (ja) デバイス製造用の基板
US7303844B2 (en) Marking system for a semiconductor wafer to identify problems in mask layers
US7443497B2 (en) Mask inspection DNIR placement based on location of tri-tone level database images (2P shapes)
JPH09270379A (ja) フォーカス評価用レチクルおよびフォーカス評価方法
JPS63262835A (ja) 半導体装置
JPH06324475A (ja) レチクル
JP2564440B2 (ja) ウエハ内位置表示を付したチップの製造方法
JPS61284910A (ja) 半導体装置製造用基板および半導体装置製造方法
JPH1074240A (ja) 文字位置検出方法
US6784002B1 (en) Method to make wafer laser marks visable after bumping process
KR20060106379A (ko) 오버레이 키 및 그를 이용한 오버레이 계측방법
US3745897A (en) Mask bit error indicator