JPH04169253A - 発光素子を用いたヘッド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電子写真プリンタ等に使用される発光素子を用
いたヘッドに関する。

（従来の技術） 一般に、電子写真プリンタ等に使用される発光素子を用
いたヘッドとしてはレーザ方式、液晶方式、ＬＥＤ方式
等が知られて（・る。中でも発光素子に発光ダイオード
を用いたＬＥＤ方式は機構駆動部を必要とせず、高速、
高印字品質、小型、軽量等のすぐれた特長からファクシ
ミリ等にも広く用いられている。

従来技術によるＬＥＤプリントヘッドについては「沖電
気研究開発」第１３８号１０５〜１０６頁に構成１回路
等が述べられている。この公知資料には、直線状に１イ
ンチ当り３００個の発光ダイオード素子（以後ＬＥＤ素
子と記す）を配列したＬＥＤアレイと、同じく直線状に
１インチ当り３００個の駆動素子を配列したドライバＩ
Ｃとが設けである。ＬＥＤ素子と駆動素子としてのＮＰ
Ｎ型トランジスタとを１：１で対応させ、コレクタ部を
「＋」の駆動電圧部に接続したトランジスタのエミッタ
部と、カソードを接地したＬＥＤ素子のアノードとをワ
イヤボンディングマシンを用いてワイヤ接続している。

ワイヤで接続する理由は、　ＬＥＤアレイはガリウムヒ
素等の化合物半導体であり、ドライバＩＣはシリコン半
導体であるため、同一チップ上に製造するのは困難であ
るからである。

（発明が解決しようとする課題） 従来の技術にあっては、直線状に１インチ当り３００個
のＬＥＤ素子と駆動素子とをワイヤで接続している。こ
のような高密度になると、隣接するワイヤが接触して短
絡を起す恐れがある。又、この密度はＡ４判用のＬＥＤ
プリントヘッドで云うと少なくとも２５６０本程度０配
線を必要とし、ワイヤビンドエ数が非常に太きいという
問題点があった。

本発明は同密度の発光素子を用いたヘッドにお（・て、
ワイヤで配線しても隣接するワイヤが接触する恐れのな
い上に、ワイヤデンドエ数も少なくてすむ発光素子を用
いたヘッドを提供することを目的とする。

（課題を解決するための手段） 上記目的を達成するために、本発明の発光素子を用いた
ヘッドにおいては、アノードを「＋」とし、カソードを
「−」とした場合に発光するｎ個の発光素子とｎ個の駆
動素子との間に各端子間をワイヤで接続する第１の端子
部と第２の端子部とをそれぞれ１ｎ個設け、一端側を「
＋」の駆動電源部に接続した第１の駆動素子と一端側を
「−」の駆動電源部に接続した第２の駆動素子とを交互
に配列し、隣接する一組の駆動素子の他端側な第１の端
子部に接続し、一組の駆動素子に対応した一方の発光素
子のアノード側と他方の発光素子のカソード側とを接地
し、一方の発光素子のカソード側と他方の発光素子のア
ノード側とを第２の端子部に接続したものである。

（作用） 上記のように構成された発光素子を用いたヘッドでは、
隣接する一組の駆動素子及びその一組に対応する発光素
子の間が１本のワイヤで接続されるので、ワイヤデンデ
ィングマシンでワイヤ接続する場合従来の密度の半分で
よい。

従って、隣接するワイヤ間が従来の２倍に抗がって隣接
するワイヤが接触する恐れはなくなる上に、ワイヤビン
ドエ数は半分になるのである。

（実施例） 本発明の一実施例について図面をか照しながら説明する
。なお、各図面に共通な要素には同一符号を付す。

第３図は一実施例を示すＬＥＤプリントヘッドの外観斜
視図である。ＬＥＤプリントヘッド１は１チップ当り６
４個のＬＥＤ素子を配列したＬＥＤアレイチップ２を直
線状に複数個セラミックス基板３上ニ並へ、ドツト状の
光像を集束性ロッドレンズアレイ４によシミ子写真プリ
ンタ等の感光ドラム状に一直線に結像するようにしであ
る。又、ＬＥＤアレイチッｆ２と１：１に対応して１チ
ップ当り６４個の駆動素子を配列したドライバＩＣチッ
プ５がセラミック基板３上に並べである。ＬＥＤアレイ
チッｆ２とドライバＩＣチクｆ５及びドライバＩＣチッ
プ５とセラミック基板３とはワイヤデンディングマシン
によってワイヤで接続され、セラミック基板３はフレキ
シブル基板６を介してコネクタ７に接続しである。

第２図は電子写真プＩＪ　ｇりの要部を示す概略ブロッ
ク図である。図示せぬメモリ及びマイクロプロセッサ等
からなる制御部１０はＬＥＤプリントヘッドｌを制御す
るＩ１０ポートｌノとパスライン１４で接続され１図示
せぬ上位装置とはコマンドや印字データを入力するイン
タフェースライン１３で接続されている。ＬＥＤプリン
トヘッド１はコネクタ７に接続したクロックパルスを入
力するＣＬＯＣＫ信号ライン１５．印字データを入力す
るＤＡＴＡ信号ライン１６．ロード信号を入力するＬＯ
ＡＤ信号ラ信号ラインスフローブ信号を入力する５ＴＲ
Ｂ１及び５ＴＲＢ２ライン１８．１９でＩ１０ポート１
１と接続しである。又、ＬＥＤ　ｆリントヘッドｌはコ
ネクタ７に接続した＋ｖＬＬライン２０．−ｖＬＬライ
ン２１、ＧＬＬライン２２でそれぞれ電源１２の「＋」
の駆動電源部、「−」の駆動電源部、アース部に接続し
である。

第１図はＬＥＤプリントヘッドの回路構成図である。右
端の一点鎖線で囲んだ部分がそれぞれＬＥＤアレイチッ
プ２．ドライバＩＣチップ５，１個に相当する。チップ
の内部はどのチップでも同じなので、この右端のチップ
で説明する。ＬＥＤアレイチップ２は６４個のＬＥＤ素
子からなり、隣接するＬＥＤ素子を互に反対向きに配列
する。右端から順に１．２，３．・・・６３．６４と番
号を付与すると、奇数番目のＬＥＤ素子と偶数番目のＬ
ＥＤ素子とは互に反対向きになる。隣接するＬＥＤ素子
を１組として組番号ｎとすると、右端からｎ＝１．２，
３゜・・・、３１．３２となる６組番号ｎの一方のＬ′
ＥＤ素子（２ｎ−１）のカソードと他方のＬＥＤ素子２
ｎのアノードとはそれぞれライン２５，２６．２７でア
ース端子ＧＬＬに接続し、ＬＥＤ素子（２ｎ−１）のア
ノードとＬＥＤ素子２ｎのカソードとはライン２８を介
して第２の端子部２９に接続しである。

ドライバＩＣチップ５はシフトレジスタ回路３０゜ラッ
チ回路３１．論理回路３２．駆動素子３３からなる。シ
フトレジスタ回路３０とラッチ回路３ノとはそれぞれ６
４ビツトの印字データを格納できる。シフトレジスタ回
路３０はクロックパルス入力部とＣＬＯＣＫ端子とをラ
イン３４接続し、データ入力部とＤＡＴＡ端子とをライ
ン３５で接続しである。ラッチ回路３１はデータ入力部
をシフトレジスタ回路３０のデータ出力部に接続してあ
り、ラッチ信号入力部とＬＯＡＤ端子とをライン３６で
接続しである。論理回路３２は６４個の２人力ＡＮＤゲ
ートからなる。ＡＮＤゲートの一方の入力部はラッチ回
路３１のデータ出力部に接続しである。又、ＡＮＤダー
トはＬＥＤ素子と同じく右端から順に１゜２．３．・・
・、６４と番号を付与すると、奇数番目のＡＮＤゲート
の他方の入力部はライン３７でｍ、端子に接続してあり
、偶数番目のＡＮＤダートの他方の入力部はライン３８
で脛酉、端子に接続しである。駆動素子３３は第１の駆
動素子としての３２個のＮＰＮ形トランジスタと第２の
駆動素子としての３２個のＰＮＰ型トランジスタとから
なる。

右端から順に番号を付与すると、奇数番目はＮＰＮ形ト
ランジスタであり、偶数番目はＰＮＰ形トランジスタで
ある。各トランジスタのベース部はＡＮＤダートの出力
部に接続しである。又、奇数番目のトランジスタのコレ
クタ部は「＋」の駆動電圧部である＋ｖＬＬ端子にライ
ン３９で接続してあり、偶数番目のトランジスタのコレ
クタ部は「−」の駆動電圧部である一ｖｔ＊Ｒ子にライ
ン４０で接続しである。奇数番目のトランジスタの出力
部と偶数番目のトランジスタの出力部と第１の端子部４
２とはライン４ノで接続しである。第１の端子部２９と
第２の端子部４２とはワイヤビンディングマシンによる
ライン４３で接続しである。第１及び第２の端子部２９
．４２は共に３２個であるからワイヤ数は３２本である
。ＣＬＯＣＫ　、　ＤＡＴＡ　。

ＬＯＡＤ、５ＴＲＢ２，５ＴＲＢ１．＋ｖＬＬ、−ｖＬ
Ｌ、ＧＬＬノ各端子は第１図で示したコネクタ６のビン
に割り振られておシ、第２図に示したように各信号ライ
ン及び電源ラインを介してＩ１０ポート１ノ、電源部１
２に接続しである。

次に動作について第４図に従って、説明する。

第４図は一実施例の１ライン分の印字タイミングチャー
トである。同図（イ）、（ロ）、（ハ）、（ロ）、（ホ
）、（へ）。

（ト）はそれぞれＤＡＴＡ信号、　ＣＬＯＣＫ信号、　
ＬＯＡＤ信号。

光出力、偶数番目のＬＥＤ素子の発光出力を示す。

第２図に示した制御部１０は上位装置よシ印字データと
コマンドとを受信すると、時刻Ｔ１がらＴ２までＬＥＤ
プリントヘッドｌのＤＡＴＡ端子とＣＬＯＣＫｉ子とに
１ライン分の印字データとクロックツぞルスとを転送す
る。シフトレジスタ回路３０はＣＬＯＣＫ端子からのク
ロックパルスに同期させて、ＤＡＴＡ端子から印字デー
タを入力し、順次格納していく。

時刻Ｔ３で制御部１０は、ＬＯＡＤ端子にロード信号を
印加してシフトレジスタ回路３０からラッチ回路３ノに
印字データを転送する０時刻Ｔ４で制御部１０は、　５
ＴＲＢ、端子に一定のパルス幅Ｔを有するストローブ信
号を印加して奇数番目のＡＮＤダートを開く。それによ
ってラッチ回路３１から論理値「１」が出力されている
奇数番目のＡＮＤゲートは。

論理積が満されて奇数番目のトランジスタのペース部に
論理値「１」を出力する。ラッチ回路３ノから論理値ｒ
ＯＪが出力されている奇数番目のＡＮＤデートは奇数番
目のトランジスタのペース部に論理値「０」を出力する
。奇数番目のトランジスタのコレクタ部には「＋」の駆
動電圧を印加しであるからペース部に論理値「１」を入
力したトランジスタは、コレクタ、エミッタ間に駆動電
流が流れて、（へ）に示すように奇数番目のＬＥＤ素子
を・やルス幅Ｔと同じ時間発光させる。ペース部に論理
値「０」を入力したトランジスタに従うＬＥＤ素子は発
光しない。時刻Ｔ　で制御部１０は５ＴＲＢ２端子に・
ぐルス幅Ｔを有するストローブ信号を印加して偶数番目
のＡＮＤゲートを開く。それによって。

ラッチ回路３ノから論理値「１」が出力されている偶数
番目のＡＮＤダートは、論理積が満されて偶数番目のト
ランジスタのペース部に論理値「１」を出力する。偶数
番目のトランジスタのコレクタ部には「−」の駆動電圧
を印加しであるからペース部に論理値「１」を入力した
トランジスタは、エミクタ、コレグタ間に駆動電流が流
れて、（ホ）に示すように偶数番目のＬＥＤ素子をパル
ス幅Ｔと同じ時間発光させる。ラッチ回路３１から論理
値「０」が出力されている偶数番目のＡＮＤダートに従
うＬＥＤ素子は発光しない。なお、奇数番目のし質素子
と偶数番目０ＬＥＴ素子との発光時間の時間差ｔ＝Ｔ５
−Ｔ４−Ｔは１ライン分の印字周期に比べて十分に小さ
いので、奇数ピノ＋−と偶数ビットとの印字のズレは目
立たない。

本実施例では駆動素子にＮＰＮ型トランジスタ。

ＰＮＰ型トランジスタを用いたが電界効果トランジスタ
を用いてもよい。

（発明の効果） 以上、詳細に説明したように本発明はｎ個の発光素子か
らなる発光素子アレイとｎ個の駆動素子からなる駆動回
路とを対応させて直線状に配列した発光素子を用いたヘ
ッドにおいて、発光素子と駆動素子との間に各端子間を
ワイヤで接続した第１の端子部と第２の端子部とをそれ
ぞれ１ｎ個設け、一端側を「＋」の駆動電源部に接続し
た第１の駆動素子と一端側を「−」の駆動電源部に接続
した第２の駆動素子とを交互に配列し、隣接する一組の
駆動素子の他端側を第１の端子部に接続し、一組の駆動
素子に対応した一方の発光素子のアノード側と他方の発
光素子のカソード側とを接地し、一方の発光素子のカソ
ード側と他方の発光素子のアノード側とを第２の端子部
に接続したので、従来に比べて配線密度は半分になる。

従って、隣接するワイヤが接触する恐れはなくなる上に
、配線工数も半分になる。

【図面の簡単な説明】

第１図はＬＥＤプリントヘッドの回路構成図、第２図は
電子写真プリンタの要部を示す概略ブロック図、第３図
は一実施例を示すＬＥＤプリントヘッドの外観斜視図、
第４図は一実施例の１ライン分の印字タイミングチャー
トである。 １・・・ＬＥＤプリントヘッド、２・・・ＬＥＤアレイ
チップ、５・・・ドライバＩＣチップ。 特許出願人　沖電気工業株式会社 第３図 電？’Ｔ’Ｊアリシタの要部を宇イイ化略フーロ・７図
第２図 （イ）ＤＡＴＡ−一一一（＝＝＝＝＝＝Ｓ（＼−−−−
−−−−−−−−−−−−−−−−一−−−−−−−−
−−−−−−Ｃ）１＞　　　　ＬＯＡＤ −Ｔ２任１１の１ライン介のｆｐ宇７４ミングナヤート
第４図

Claims (1)

1. 【特許請求の範囲】 アノードを「＋」とし、カソードを「−」とした場合に
   発光するｎ個の発光素子からなる発光素子アレイとｎ個
   の駆動素子からなる駆動回路とを対応させて直線状に配
   列し、発光素子と駆動素子との端子間を対応させてワイ
   ヤにより接続したヘッドにおいて、 発光素子と駆動素子との間に各端子間をワイヤで接続す
   る第１の端子部と第２の端子部とをそれぞれ１／２個設
   け、 一端側を「＋」の駆動電源部に接続した第１の駆動素子
   と一端側を「−」の駆動電源部に接続した第２の駆動素
   子とを交互に配列し、隣接する一組の駆動素子の他端側
   を第１の端子部に接続し、上記一組の駆動素子に対応し
   た一方の発光素子のアノード側と他方の発光素子のカソ
   ード側とを接地し、一方の発光素子のカソード側と他方
   の発光素子のアノード側とを第２の端子部に接続したこ
   とを特徴とする発光素子を用いたヘッド。