JPH04168795A - Laminated ceramic electronic part - Google Patents
Laminated ceramic electronic partInfo
- Publication number
- JPH04168795A JPH04168795A JP29616690A JP29616690A JPH04168795A JP H04168795 A JPH04168795 A JP H04168795A JP 29616690 A JP29616690 A JP 29616690A JP 29616690 A JP29616690 A JP 29616690A JP H04168795 A JPH04168795 A JP H04168795A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- copper
- conductor
- ceramic
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 55
- 239000004020 conductor Substances 0.000 claims abstract description 69
- 239000010949 copper Substances 0.000 claims abstract description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000005751 Copper oxide Substances 0.000 claims abstract description 21
- 229910000431 copper oxide Inorganic materials 0.000 claims abstract description 21
- 238000005476 soldering Methods 0.000 claims description 6
- 238000010344 co-firing Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 description 12
- 238000010304 firing Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積層基板や積層コンデンサ等のセラミック積
層電子部品に関し、特に、セラミック焼結体の内部及び
外部に形成された導体が改良された積層セラミック電子
部品に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to ceramic multilayer electronic components such as multilayer substrates and multilayer capacitors, and in particular, to improved conductors formed inside and outside the ceramic sintered body. Regarding multilayer ceramic electronic components.
積層配線基板や積層コンデンサのようなセラミック積層
電子部品は、内部導体となる導電ペーストが印刷された
複数枚のセラミックグリーンシートを積層し、導電ペー
ストとセラミックスとを同時焼成することにより形成さ
れている。また、外部導体についても、焼成に先立って
積層体に導電ペーストを印刷し、セラミックスと同時に
焼成されることがある。Ceramic multilayer electronic components such as multilayer wiring boards and multilayer capacitors are formed by laminating multiple ceramic green sheets printed with conductive paste, which serve as internal conductors, and co-firing the conductive paste and ceramics. . Furthermore, for the external conductor, a conductive paste may be printed on the laminate prior to firing, and the external conductor may be fired at the same time as the ceramic.
ところで、内部導体及び外部導体を、セラミックスと同
時焼成する場合、内部導体及び外部導体を構成するため
の導電ペーストとしては、セラミックスの焼成温度に耐
え得る金属材料を主体とするものを用いることが必要で
ある。そこて、従来、上記導電ペーストとしては、Ｐｔ
、Ａｇ、Ｐｄまたはこれらの合金からなるものが主とし
て用いられていた。By the way, when the inner conductor and outer conductor are fired simultaneously with ceramics, it is necessary to use a conductive paste for forming the inner conductor and outer conductor that is mainly made of a metal material that can withstand the firing temperature of ceramics. It is. Therefore, conventionally, as the above-mentioned conductive paste, Pt
, Ag, Pd, or alloys thereof have been mainly used.
しかしながら、上記のような貴金属材料はコストが非常
に高いため、安価なＣｕを主体とする導電ペーストを用
い、かっＣｕと同時に焼成し得る低温焼結性セラミック
スを用いたセラミック積層電子部品が開発されている。However, since the cost of the above-mentioned noble metal materials is extremely high, ceramic laminated electronic components have been developed that use low-temperature sintering ceramics that can be fired at the same time as Cu and conductive paste that is inexpensive. ing.
しかしながら、金属銅を主体とする導電ペーストを用い
た場合、脱パインダニ程や焼成工程に際し、銅が酸化さ
れ、酸化に際し体積膨張を生じ、それによって導体とセ
ラミックスとの密着強度が低下するという問題があった
。従って、外部導体が金属銅を主体とする導電ペースト
を用いて構成されている場合、この外部導体をはんだ付
けすると、外部導体の剥離等の問題が生じがちであった
。However, when using a conductive paste mainly made of metallic copper, there is a problem in that the copper is oxidized during the depinemization process and the firing process, causing volumetric expansion during oxidation, which reduces the adhesion strength between the conductor and the ceramic. there were. Therefore, when the outer conductor is constructed using a conductive paste mainly made of copper metal, problems such as peeling of the outer conductor tend to occur when the outer conductor is soldered.
他方、特開昭６２−１５０８００号には、酸化銅を主体
とする導電ペーストを用いて構成されたセラミック多層
基板が開示されている。ここでは酸化銅を主体とする導
電ペーストを用いて、内部導体及び外部導体の双方か構
成されている。酸化銅を主体とする導電ペーストにより
内部導体及び外部導体が構成されているため、脱バイン
ダ工程や焼成工程において酸化され難く、従って上記の
ようなセラミックスとの密着強度か低下するという問題
は解消されている。On the other hand, Japanese Unexamined Patent Publication No. 150800/1989 discloses a ceramic multilayer board constructed using a conductive paste mainly composed of copper oxide. Here, both the inner conductor and the outer conductor are constructed using a conductive paste mainly composed of copper oxide. Since the inner conductor and outer conductor are made of a conductive paste mainly composed of copper oxide, it is difficult to oxidize during the binder removal process and firing process, so the problem of reduced adhesion strength with ceramics as described above is solved. ing.
しかしながら、酸化銅は、焼成に際しセラミックス中に
拡散し易い。従って、特開昭６２−１５０８００号に開
示されている方法によりセラミック多層基板を構成した
場合、焼成に際して酸化銅かセラミックス中に拡散して
絶縁抵抗が低下し、従って微細配線を行うことができな
いという問題があった。However, copper oxide tends to diffuse into ceramics during firing. Therefore, when a ceramic multilayer board is constructed by the method disclosed in JP-A-62-150800, copper oxide diffuses into the ceramic during firing and the insulation resistance decreases, making it impossible to perform fine wiring. There was a problem.
本発明の目的は、導体のはんだ付は部の密着強度が高い
だけでなく、内部導体の絶縁抵抗が高く、従って微細配
線を行うことが可能な構造を備えたセラミック積層電子
部品を提供することにある。An object of the present invention is to provide a ceramic laminated electronic component that not only has high adhesion strength when soldering conductors, but also has high insulation resistance of internal conductors, and therefore has a structure that allows fine wiring. It is in.
本発明は、セラミックスと、セラミックス内に形成され
た内部導体と、セラミックスの外表面に形成されており
かつ外部とはんだにより接合することが予定されている
部分を有する外部導体とを備え、前記内部導体及び外部
導体が、導電ペーストをセラミックスと同時焼成するこ
とにより形成されているセラミック積層電子部品におい
て、前記外部導体のはんだ付けか予定されている部分が
酸化銅８０〜２０重量９６に対して銅２０〜８０重量％
を含有する組成の導電ペーストを用いて構成されており
、前記外部導体の残りの部分及び内部導体が銅を主体と
する導電ペーストを用いて構成されていることを特徴と
する。The present invention comprises a ceramic, an inner conductor formed within the ceramic, and an outer conductor having a portion formed on the outer surface of the ceramic and planned to be joined to the outside by soldering, In a ceramic laminated electronic component in which the conductor and the outer conductor are formed by co-firing a conductive paste with ceramics, the portion of the outer conductor where soldering is planned has a copper oxide content of 80 to 20% by weight and 96% by weight. 20-80% by weight
The remaining portion of the outer conductor and the inner conductor are constructed using a conductive paste containing copper as a main component.
本発明では、外部導体のはんだ付けが予定されている部
分が酸化銅８０〜２０重量％に対して銅を２０〜８０重
量％含有する組成の導電ペーストを用いて構成されてい
る。このように、酸化銅を含有する導電ペーストを用い
て、外部導体のはんだ付けが予定されている部分か構成
されているのは、はんだ付けが予定されている部分のセ
ラミックスへの密着強度を高めるためである。In the present invention, the portion where the external conductor is to be soldered is constructed using a conductive paste containing 20 to 80% by weight of copper to 80 to 20% by weight of copper oxide. In this way, the portion of the external conductor that is scheduled to be soldered is constructed using a conductive paste containing copper oxide to increase the adhesion strength to the ceramic of the portion that is scheduled to be soldered. It's for a reason.
すなわち、前述したとおり、焼成工程において、−４＝
酸化銅はセラミックス中に拡散し易いという性質を有す
る。従って、外部導体のはんだ付けが予定されている部
分に酸化銅を含有させることにより、はんだ付けが予定
されている部分のセラミックスへの密着強度が効果的に
高められる。That is, as described above, in the firing process, -4=copper oxide has the property of being easily diffused into the ceramic. Therefore, by including copper oxide in the portion of the external conductor that is scheduled to be soldered, the adhesion strength of the portion that is scheduled to be soldered to the ceramic can be effectively increased.
もっとも、酸化銅の含有割合が高過ぎると、絶縁抵抗が
低下して好ましくなく、酸化銅の含有割合が低過ぎると
セラミックスへの密着強度が低下し、該密着強度が３ｋ
ｇ／ｌ［［１２以下となり好ましくない。従って、本発
明では、外部導体を構成するための導電ペーストにおけ
る酸化銅及び銅の含有割合は上記の範囲に選択されてい
る。However, if the content ratio of copper oxide is too high, the insulation resistance will decrease, which is undesirable, and if the content ratio of copper oxide is too low, the adhesion strength to ceramics will decrease, and the adhesion strength will be 3k.
g/l [[12 or less, which is not preferable. Therefore, in the present invention, the content ratios of copper oxide and copper in the conductive paste for forming the external conductor are selected within the above range.
他方、本発明では、外部導体の残りの部分及び内部導体
が銅を主体とする導電ペーストを用いて構成されている
。金属銅は、焼成工程においてセラミックス中に拡散し
難い。従って、内部導体を銅を主体とする導電ペースト
を用いて構成することにより、絶縁抵抗の低下を防止す
ることができ、それによって微細配線が可能とされてい
る。On the other hand, in the present invention, the remaining portions of the outer conductor and the inner conductor are constructed using a conductive paste mainly composed of copper. Metallic copper is difficult to diffuse into ceramics during the firing process. Therefore, by constructing the internal conductor using a conductive paste mainly composed of copper, it is possible to prevent a decrease in insulation resistance, thereby enabling fine wiring.
以上のように、本発明は、外部導体のうちセラミックス
の密着強度が特に要求されるはんだ付けか予定されてい
る部分を、セラミックスに対する密着性に優れた酸化銅
含有導電ペーストを用いて構成し、他方、高絶縁抵抗が
要求される他の部分、すなわち外部導体の残りの部分及
び内部導体を、絶縁抵抗の低下が生じ難い金属銅を主体
とする導電ペーストを用いて構成したことに特徴を有す
る。As described above, the present invention uses a copper oxide-containing conductive paste that has excellent adhesion to ceramics to configure the portion of the external conductor that is scheduled for soldering, which particularly requires strong adhesion to ceramics, and On the other hand, the other parts that require high insulation resistance, that is, the remaining parts of the outer conductor and the inner conductor, are characterized in that they are constructed using a conductive paste mainly made of metallic copper, which does not easily cause a decrease in insulation resistance. .
以下、実施例及び比較例を説明することにより、本発明
を明らかにする。The present invention will be clarified by describing Examples and Comparative Examples below.
実施例
ＢａＣ０１、Ａｌ１ｑＯｓ及びＳｉＯ＊を主成分とする
低温焼結性セラミックス材料からなるセラミックグリー
ンシートを作製した。次に、上記セラミックグリーンシ
ートに、内部導体用として、純金属銅及び有機ビヒクル
からなる導電ペーストを印刷した。この印刷形状を、第
１図に示す。すなわち、第１図のセラミックグリーンシ
ート１〜５のうち、セラミックグリーンシート２〜５の
上面に、それぞれ、配線パターン２ａ〜５ａが上記導電
ペーストにより印刷されている。なお、配線パターン２
ａの一端はピアホール２ｂに接続されている。ピアホー
ル２ｂは、積層後に、配線パターン２ａと下方の配線パ
ターン３ａとを電気的に接続するために形成されている
。Example A ceramic green sheet made of a low-temperature sinterable ceramic material containing BaC01, Al1qOs and SiO* as main components was produced. Next, a conductive paste consisting of pure metal copper and an organic vehicle was printed on the ceramic green sheet as an internal conductor. This printed shape is shown in FIG. That is, among the ceramic green sheets 1 to 5 shown in FIG. 1, wiring patterns 2a to 5a are printed on the upper surfaces of the ceramic green sheets 2 to 5, respectively, using the conductive paste. In addition, wiring pattern 2
One end of a is connected to the peer hole 2b. The peer hole 2b is formed to electrically connect the wiring pattern 2a and the lower wiring pattern 3a after lamination.
同様に、配線パターン４ａの一端もピアホール４ｂに接
続されるように形成されており、該ピアホール４ｂによ
り、配線パターン４ａが下方の配線パターン５ａと電気
的に接続されるように構成されている。Similarly, one end of the wiring pattern 4a is also formed to be connected to a pier hole 4b, and the wiring pattern 4a is configured to be electrically connected to the lower wiring pattern 5a through the pier hole 4b.
なお、配線パターン２ａの他端には、端子部２Ｃが形成
されている。端子部２ｃは、後述する外部導体と配線パ
ターン２ａとを電気的に接続するために設けられている
。同様に、配線パターン３ａの他端にも、図示しない端
子部が形成されており、配線パターン４ａ、５ａの他端
にも、それぞれ端子部４ｃ、５ｃが形成されている。Note that a terminal portion 2C is formed at the other end of the wiring pattern 2a. The terminal portion 2c is provided for electrically connecting an external conductor and the wiring pattern 2a, which will be described later. Similarly, a terminal portion (not shown) is formed at the other end of the wiring pattern 3a, and terminal portions 4c, 5c are formed at the other ends of the wiring patterns 4a, 5a, respectively.
３ｂ、５ｂは、電極ランドを示し、積層後にピアホール
２ｂ、４ｂと電気的に接続されるように形成されている
。3b and 5b indicate electrode lands, which are formed to be electrically connected to the peer holes 2b and 4b after lamination.
−７−＝
なお、上述したピアホール２ｂ、４ｂ内の電極、電極ラ
ンド３ｂ、５ｂ及び端子部２ｃ、４ｃ、５Ｃは、すへて
、配線パターン２ａ〜５ａと同一工程において、上記導
電ペーストを用いて印刷されている。また、各配線パタ
ーン２ａ〜５ａにおける最小配線間隔は１５０μｍとし
た。-7-= Note that the electrodes, electrode lands 3b, 5b, and terminal parts 2c, 4c, 5C in the above-mentioned peer holes 2b, 4b were formed using the above-mentioned conductive paste in the same process as the wiring patterns 2a to 5a. is printed. Further, the minimum wiring interval in each of the wiring patterns 2a to 5a was 150 μm.
次に、セラミックグリーンシート１〜５を積層し、厚み
方向に圧着して、積層体を得た。しかる後、第２図に斜
視図で示すように、得られた積層体６の一対の側面に、
金属銅５０％及び酸化銅５０９６を含有し、さらに微量
のガラスフリット及び有機ビヒクルを添加してなる導電
ペーストを付与することにより、外部導体７ａ〜７ｄを
形成した。Next, ceramic green sheets 1 to 5 were laminated and pressed together in the thickness direction to obtain a laminate. Thereafter, as shown in the perspective view in FIG. 2, on a pair of side surfaces of the obtained laminate 6,
External conductors 7a to 7d were formed by applying a conductive paste containing 50% copper metal and 5096 copper oxide, with trace amounts of glass frit and organic vehicle added.
外部導体７ａ、７ｂ間の距離及び外部導体７ｃ。Distance between outer conductors 7a, 7b and outer conductor 7c.
７ｃ間の距離は１■山とした。The distance between 7c was 1cm.
しかる後、第２図に示した積層体６を、窒素雰囲気中、
９８０°Ｃの温度で１時間焼成し、セラミック積層電子
部品の一例として遅延線が内蔵された積層配線基板を得
た。Thereafter, the laminate 6 shown in FIG. 2 was placed in a nitrogen atmosphere.
The product was fired at a temperature of 980° C. for 1 hour to obtain a multilayer wiring board with a built-in delay line as an example of a ceramic multilayer electronic component.
得られた積層配線基板において、内部の配線バターンの
絶縁抵抗を測定したところ、１０′２ΩＣ［［１以上で
あることが確かめられた。また、外部導体７ａ〜７ｄに
はんだ付けし、外部導体７ａ〜７ｄのセラミックスに対
する密着強度を測定したところ、４ｋｇ／ｍｍ’以上で
あることが確かめられた。When the insulation resistance of the internal wiring pattern in the obtained laminated wiring board was measured, it was confirmed that it was 10'2 ΩC[[1 or more. Furthermore, when the outer conductors 7a to 7d were soldered and the adhesion strength of the outer conductors 7a to 7d to ceramics was measured, it was confirmed that it was 4 kg/mm' or more.
比較例１
内部導体、すなわち配線パターン２ａ〜５ａ、ピアホー
ル２ｂ、４ｂの電極、電極ランド３ｂ。Comparative Example 1 Internal conductor, that is, wiring patterns 2a to 5a, electrodes of peer holes 2b and 4b, and electrode land 3b.
５ｂ及び端子部２ｃ、４ｃ、５ｃを構成する導電ペース
トとして、金属銅１００％及び有機ビヒクルからなるも
のを用い、外部導体７３〜７ｄを構成するための導電ペ
ーストとして金属銅を１００％並びに微量のガラスフリ
ット及び有機ビヒクルを含有する導電ペーストを用いた
こと以外は、実施例とまったく同様にして、積層配線基
板を作製した。5b and the terminal portions 2c, 4c, and 5c are made of 100% metallic copper and an organic vehicle, and the electrically conductive paste for constituting the external conductors 73 to 7d is made of 100% metallic copper and a trace amount of copper. A laminated wiring board was produced in exactly the same manner as in the example except that a conductive paste containing glass frit and an organic vehicle was used.
得られた積層配線基板について、内部の配線パターン間
の絶縁抵抗を測定したところ、１０寛２Ωｃｌ［１以上
であり、実施例と同様に良好な絶縁抵抗性を示すことが
確かめられた。When the insulation resistance between the internal wiring patterns of the obtained laminated wiring board was measured, it was found to be 10 h2Ωcl [1 or more, and it was confirmed that it exhibited good insulation resistance as in the example.
また、外部導体７８〜７ｄをはんだ付けし、外部導体７
ａ〜７ｄのセラミックスに対する密着強度を測定したと
ころ、２．０ ｋｇ／ｍ＋ａ＋２前後と、実施例に比べ
て密着強度が小さいことが確かめられた。Also, the outer conductors 78 to 7d are soldered, and the outer conductors 78 to 7d are soldered.
When the adhesion strength to ceramics of samples a to 7d was measured, it was confirmed that the adhesion strength was around 2.0 kg/m+a+2, which was lower than that of the example.
比較例２
内部導体を構成する導電ペーストとして、金属銅５０％
に対して酸化銅５０％を含有し、さらに有機ビヒクルを
添加してなる導電ペーストを用い、外部導体７ａ〜７ｄ
を構成するための導電ペーストとして、金属銅５０９６
に対して酸化銅５０％を含有し、ｉ景のガラスフリット
及び有機ビヒクルを添加してなる導電ペーストを用いた
ことを除いては、実施例とまったく同様にして多層配線
基板を作製した。Comparative Example 2 50% metallic copper as conductive paste constituting the internal conductor
External conductors 7a to 7d are formed using a conductive paste containing 50% copper oxide and an organic vehicle.
Metallic copper 5096 as a conductive paste to configure
A multilayer wiring board was fabricated in exactly the same manner as in the example except that a conductive paste containing 50% copper oxide and added with a transparent glass frit and an organic vehicle was used.
得られた多層配線基板の内部配線パターン間の絶縁抵抗
を測定したところ、１０１０ΩＣ［１１前後と、絶縁抵
抗が実施例の場合に比べて低いことが確かめられた。When the insulation resistance between the internal wiring patterns of the obtained multilayer wiring board was measured, it was confirmed that the insulation resistance was around 1010 ΩC [11], which was lower than that in the example.
また、外部導体７８〜７ｄにはんだ付けし、外部導体７
８〜７ｄのセラミックスに対する密着強度を測定したと
ころ、４ｋｇ／ｍｍ２以上と良好であることが確かめら
れた。Also, solder the outer conductors 78 to 7d,
When the adhesion strength to ceramics of 8 to 7 d was measured, it was confirmed that it was good at 4 kg/mm 2 or more.
他の構造例
本発明は、上述したとおり、内部導体及び外部導体を構
成するための導電ペーストに特徴を有するものであり、
第１図及び第２図を参照して説明した構造の多層配線基
板以外の他の構造のセラミック積層電子部品にも適用す
ることができる。例えば、第３図に示すように、内部電
極１２ａ〜１２ｆがセラミック層を介して重なり合うよ
うに配置されており、両端面に外部導体としての外部電
極１３ａ、１３ｂが形成された積層コンデンサ１１にも
、本発明を適用することができる。また、コンデンサブ
ロックや積層型ＣＲ部品等の他の積層型電子部品一般に
本発明を適用することができる。Other structural examples As described above, the present invention is characterized by a conductive paste for forming the inner conductor and the outer conductor,
The present invention can also be applied to ceramic laminated electronic components having other structures than the multilayer wiring board having the structure described with reference to FIGS. 1 and 2. For example, as shown in FIG. 3, a multilayer capacitor 11 in which internal electrodes 12a to 12f are arranged so as to overlap each other with a ceramic layer interposed therebetween, and external electrodes 13a and 13b as external conductors are formed on both end faces. , the present invention can be applied. Further, the present invention can be applied to other laminated electronic components in general, such as capacitor blocks and laminated CR components.
本発明によれば、外部導体のはんだ付けの予定されてい
る部分が上記特定の割合で酸化銅を含有する導電ペース
トを用いて構成されているため、−１１＝
はんだ付は後のセラミックスとの密着強度が効果的に高
められる。また、外部導体の残りの部分及び内部導体に
ついては、金属銅を主体とする導電ペーストを用いて構
成されているため、絶縁抵抗が高められており、従って
微細配線が可能とされている。According to the present invention, since the part of the external conductor to be soldered is constructed using a conductive paste containing copper oxide in the above-mentioned specific proportion, -11= soldering is not possible with subsequent ceramics. Adhesion strength can be effectively increased. Furthermore, since the remaining portions of the outer conductor and the inner conductor are constructed using a conductive paste mainly made of metallic copper, the insulation resistance is increased, and therefore fine wiring is possible.
よって、本発明によれば、安価な電極材料である銅及び
酸化銅を利用してセラミック積層電子部品のコストを低
減し得るだけでなく、上述のように特性的にも優れたセ
ラミック積層電子部品を提供することが可能となる。Therefore, according to the present invention, not only can the cost of a ceramic multilayer electronic component be reduced by using copper and copper oxide, which are inexpensive electrode materials, but also the ceramic multilayer electronic component has excellent characteristics as described above. It becomes possible to provide
第１図は本発明の実施例において用意されるセラミック
グリーンシート及び内部導体の印刷形状を説明するため
の分解斜視図、第２図は外部導体を形成した積層体を示
す斜視図、第３図は本発明が適用されるセラミック積層
電子部品の他の例としての積層コンデンサを示す断面図
である。
図において、１〜５はセラミックグリーンシート、２ａ
〜５ａは内部配線パターン、２ｂ、４ｂはピアホール、
３ｂ、５ｂは接続用電極ランド、２ｃ、４ｃ、５ｃは端
子部、６は積層体、７８〜７ｄは外部導体を示す。Fig. 1 is an exploded perspective view for explaining the printed shape of the ceramic green sheet and internal conductor prepared in an example of the present invention, Fig. 2 is a perspective view showing a laminate on which an external conductor is formed, and Fig. 3 FIG. 2 is a cross-sectional view showing a multilayer capacitor as another example of the ceramic multilayer electronic component to which the present invention is applied. In the figure, 1 to 5 are ceramic green sheets, 2a
~5a is the internal wiring pattern, 2b and 4b are peer holes,
3b and 5b are connecting electrode lands, 2c, 4c, and 5c are terminal parts, 6 is a laminate, and 78 to 7d are external conductors.
Claims (1)
内部導体と、セラミックスの外表面に形成されており、
かつ外部とはんだにより接合することが予定されている
部分を有する外部導体とを備え、前記内部導体及び外部
導体が導電ペーストをセラミックスと同時焼成すること
により形成されている積層セラミック電子部品において
、 前記外部導体のはんだ付けが予定されている部分が、酸
化銅８０〜２０重量％に対して銅２０〜８０重量％を含
有する組成の導電ペーストを用いて構成されており、か
つ 外部導体の残りの部分及び前記内部導体は、銅を主体と
する導電ペーストを用いて構成されていることを特徴と
する、積層セラミック電子部品。(1) A ceramic, an internal conductor formed within the ceramic, and an outer conductor formed on the outer surface of the ceramic,
and an outer conductor having a portion scheduled to be joined to the outside by soldering, the inner conductor and the outer conductor being formed by co-firing a conductive paste with ceramics, The part of the outer conductor that is to be soldered is constructed using a conductive paste having a composition containing 20 to 80% by weight of copper to 80 to 20% by weight of copper oxide, and the remaining part of the outer conductor is 1. A multilayer ceramic electronic component, wherein the portion and the internal conductor are constructed using a conductive paste mainly composed of copper.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296166A JP2600477B2 (en) | 1990-10-31 | 1990-10-31 | Multilayer ceramic electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296166A JP2600477B2 (en) | 1990-10-31 | 1990-10-31 | Multilayer ceramic electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04168795A true JPH04168795A (en) | 1992-06-16 |
| JP2600477B2 JP2600477B2 (en) | 1997-04-16 |
Family
ID=17830016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296166A Expired - Lifetime JP2600477B2 (en) | 1990-10-31 | 1990-10-31 | Multilayer ceramic electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600477B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2847385A1 (en) * | 2002-11-19 | 2004-05-21 | Samsung Electro Mech | MULTILAYER CERAMIC SUBSTRATE AND MANUFACTURING METHOD THEREOF |
| GB2395605A (en) * | 2002-11-25 | 2004-05-26 | Samsung Electro Mech | Multilayer ceramic substrate with internal connection part wider than external terminal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159093A (en) * | 1988-12-13 | 1990-06-19 | Fujitsu Ltd | Manufacture of ceramic circuit board |
-
1990
- 1990-10-31 JP JP2296166A patent/JP2600477B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159093A (en) * | 1988-12-13 | 1990-06-19 | Fujitsu Ltd | Manufacture of ceramic circuit board |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2847385A1 (en) * | 2002-11-19 | 2004-05-21 | Samsung Electro Mech | MULTILAYER CERAMIC SUBSTRATE AND MANUFACTURING METHOD THEREOF |
| GB2395605A (en) * | 2002-11-25 | 2004-05-26 | Samsung Electro Mech | Multilayer ceramic substrate with internal connection part wider than external terminal |
| GB2395605B (en) * | 2002-11-25 | 2005-11-16 | Samsung Electro Mech | Ceramic multilayer substrate and method for manufacturing the same |
| US6987315B2 (en) | 2002-11-25 | 2006-01-17 | Samsung Electro-Mechanics Co., Ltd. | Ceramic multilayer substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600477B2 (en) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100812077B1 (en) | Electronic component and manufacturing method thereof | |
| US4953273A (en) | Process for applying conductive terminations to ceramic components | |
| JP2943380B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP3679529B2 (en) | Terminal electrode paste and multilayer ceramic capacitor | |
| JPS6342879B2 (en) | ||
| JPH04168795A (en) | Laminated ceramic electronic part | |
| JPS63122295A (en) | Multilayer ceramic board with built-in electronic component | |
| JP2842711B2 (en) | Circuit board | |
| JPS5917227A (en) | Method of producing composite laminated ceramic part | |
| JPH11329845A (en) | Electronic component and manufacture thereof | |
| JP3196524B2 (en) | Electronic component manufacturing method | |
| JPS61289691A (en) | Metalized composition | |
| JPH07201637A (en) | Multilayer ceramic electronic device | |
| JP2816742B2 (en) | Circuit board | |
| JP2002252124A (en) | Chip-type electronic component and its manufacturing method | |
| JPH0494517A (en) | Manufacture of laminated electronic component | |
| JPH06342734A (en) | Ceramic electronic component | |
| JP3391286B2 (en) | Ceramic electronic components | |
| JP2842710B2 (en) | Circuit board | |
| JPS63169798A (en) | Multilayer ceramic board with built-in electronic parts | |
| JPS62145896A (en) | Manufacture of ceramic copper multilayer wiring board | |
| JP2738603B2 (en) | Circuit board | |
| JP2842707B2 (en) | Circuit board | |
| JP2931910B2 (en) | Circuit board | |
| JP2003037010A (en) | Chip laminated-type electronic component and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 14 |