JP2600477B2 - Multilayer ceramic electronic components - Google Patents
Multilayer ceramic electronic componentsInfo
- Publication number
- JP2600477B2 JP2600477B2 JP2296166A JP29616690A JP2600477B2 JP 2600477 B2 JP2600477 B2 JP 2600477B2 JP 2296166 A JP2296166 A JP 2296166A JP 29616690 A JP29616690 A JP 29616690A JP 2600477 B2 JP2600477 B2 JP 2600477B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- ceramic
- conductor
- copper
- ceramics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層基板や積層コンデンサ等のセラミック
積層電子部品に関し、特に、セラミック焼結体の内部及
び外部に形成された導体が改良された積層セラミック電
子部品に関する。Description: TECHNICAL FIELD The present invention relates to a ceramic multilayer electronic component such as a multilayer substrate and a multilayer capacitor, and in particular, improved conductors formed inside and outside a ceramic sintered body. The present invention relates to a multilayer ceramic electronic component.
積層配線基板や積層コンデンサのようなセラミック積
層電子部品は、内部導体となる導電ペーストが印刷され
た複数枚のセラミックグリーンシートを積層し、導電ペ
ーストとセラミックスとを同時焼成することにより形成
されている。また、外部導体についても、焼成に先立っ
て積層体に導電ペーストを印刷し、セラミックスと同時
に焼成されることがある。Ceramic multilayer electronic components such as multilayer wiring boards and multilayer capacitors are formed by stacking a plurality of ceramic green sheets on which a conductive paste serving as an internal conductor is printed, and simultaneously firing the conductive paste and the ceramic. . Also, the external conductor may be printed with a conductive paste on the laminate prior to firing and fired simultaneously with ceramics.
ところで、内部導体及び外部導体を、セラミックスと
同時焼成する場合、内部導体及び外部導体を構成するた
めの導電ペーストとしては、セラミックスの焼成温度に
耐え得る金属材料を主体とするものを用いることが必要
である。そこで、従来、上記導電ペーストとしては、P
t、Ag、Pdまたはこれらの合金からなるものが主として
用いられていた。By the way, when the inner conductor and the outer conductor are fired simultaneously with the ceramic, it is necessary to use a conductive material mainly composed of a metal material that can withstand the firing temperature of the ceramic as a conductive paste for forming the inner conductor and the outer conductor. It is. Therefore, conventionally, as the conductive paste, P
Those consisting of t, Ag, Pd or alloys thereof were mainly used.
しかしながら、上記のような貴金属材料はコストが非
常に高いため、安価なCuを主体とする導電ペーストを用
い、かつCuと同時に焼成し得る低温焼結性セラミックス
を用いたセラミック積層電子部品が開発されている。However, the cost of the above-mentioned noble metal materials is extremely high.Therefore, ceramic multilayer electronic components using low-temperature sinterable ceramics that use inexpensive conductive paste mainly composed of Cu and that can be fired simultaneously with Cu have been developed. ing.
しかしながら、金属銅を主体とする導電ペーストを用
いた場合、脱バインダ工程や焼成工程に際し、銅が酸化
され、酸化に際し体積膨張を生じ、それによって導体と
セラミックスとの密着強度が低下するという問題があっ
た。従って、外部導体が金属銅を主体とする導電ペース
トを用いて構成されている場合、この外部導体をはんだ
付けすると、外部導体の剥離等の問題が生じがちであっ
た。However, when a conductive paste mainly composed of metallic copper is used, there is a problem that copper is oxidized during the binder removal process and the firing process, and volume expansion occurs during the oxidation, thereby reducing the adhesion strength between the conductor and the ceramic. there were. Therefore, when the external conductor is formed using a conductive paste mainly composed of metallic copper, when the external conductor is soldered, problems such as peeling of the external conductor tend to occur.
他方、特開昭62−150800号には、酸化銅を主体とする
導電ペーストを用いて構成されたセラミック多層基板が
開示されている。ここでは酸化銅を主体とする導電ペー
ストを用いて、内部導体及び外部導体の双方が構成され
ている。酸化銅を主体とする導電ペーストにより内部導
体及び外部導体が構成されているため、脱バインダ工程
や焼成工程において酸化され難く、従って上記のような
セラミックスとの密着強度が低下するという問題は解消
されている。On the other hand, Japanese Patent Application Laid-Open No. 62-150800 discloses a ceramic multilayer substrate formed using a conductive paste mainly composed of copper oxide. Here, both the internal conductor and the external conductor are formed using a conductive paste mainly composed of copper oxide. Since the inner conductor and the outer conductor are composed of the conductive paste mainly composed of copper oxide, the inner conductor and the outer conductor are hardly oxidized in the binder removing step and the firing step, and therefore, the problem that the adhesion strength with ceramics as described above is reduced is solved. ing.
しかしながら、酸化銅は、焼成に際しセラミックス中
に拡散し易い。従って、特開昭62−150800号に開示され
ている方法によりセラミック多層基板を構成した場合、
焼成に際して酸化銅がセラミックス中に拡散して絶縁抵
抗が低下し、従って微細配線を行うことができないとい
う問題があった。However, copper oxide tends to diffuse into ceramics during firing. Therefore, when a ceramic multilayer substrate is configured by the method disclosed in JP-A-62-150800,
During firing, there is a problem that copper oxide diffuses into the ceramics, lowering the insulation resistance, so that fine wiring cannot be performed.
本発明の目的は、導体のはんだ付け部の密着強度が高
いだけでなく、セラミックスの絶縁抵抗の低下が生じ難
く、従って微細配線を行うことが可能な構造を備えたセ
ラミック積層電子部品を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a ceramic laminated electronic component having a structure that not only has a high adhesion strength of a soldered portion of a conductor but also hardly causes a decrease in insulation resistance of ceramics, and thus can perform fine wiring. It is in.
本発明は、セラミックスと、セラミックス内に形成さ
れた内部導体と、セラミックスの外表面に形成されてお
りかつ外部とはんだにより接合することが予定されてい
る部分を有する外部導体とを備え、前記内部導体及び外
部導体が、導電ペーストをセラミックスと同時焼成する
ことにより形成されている積層セラミック電子部品にお
いて、前記外部導体のはんだ付けが予定されている部分
が酸化銅80〜20重量％に対して銅20〜80重量％を含有す
る組成の導電ペーストを用いて構成されており、前記外
部導体の残りの部分及び内部導体が銅を主体とする導電
ペーストを用いて構成されていることを特徴とする。The present invention comprises a ceramic, an inner conductor formed in the ceramic, and an outer conductor formed on an outer surface of the ceramic and having a portion which is scheduled to be joined to the outside by soldering. In a multilayer ceramic electronic component in which a conductor and an outer conductor are formed by simultaneously firing a conductive paste and ceramics, a portion where the outer conductor is to be soldered is 80 to 20% by weight of copper oxide with respect to copper oxide. It is configured using a conductive paste having a composition containing 20 to 80% by weight, and the remaining portion of the outer conductor and the inner conductor are configured using a conductive paste mainly containing copper. .
〔作用〕 本発明では、外部導体のはんだ付けが予定されている
部分が酸化銅80〜20重量％に対して銅を20〜80重量％含
有する組成の導電ペーストを用いて構成されている。こ
のように、酸化銅を含有する導電ペーストを用いて、外
部導体のはんだ付けが予定されている部分が構成されて
いるのは、はんだ付けが予定されている部分のセラミッ
クスへの密着強度を高めるためである。[Operation] In the present invention, the portion of the external conductor to be soldered is formed using a conductive paste having a composition containing 20 to 80% by weight of copper with respect to 80 to 20% by weight of copper oxide. In this way, the portion where the outer conductor is to be soldered is formed by using the conductive paste containing copper oxide, thereby increasing the adhesion strength of the portion where the soldering is scheduled to the ceramic. That's why.
すなわち、前述したとおり、焼成工程において、酸化
銅はセラミックス中に拡散し易いという性質を有する。
従って、外部導体のはんだ付けが予定されている部分に
酸化銅を含有させることにより、はんだ付けが予定され
ている部分のセラミックスへの密着強度が効果的に高め
られる。That is, as described above, in the firing step, copper oxide has the property of easily diffusing into ceramics.
Therefore, by including copper oxide in a portion of the outer conductor where soldering is planned, the adhesion strength of the portion where soldering is planned to ceramics is effectively increased.
もっとも、酸化銅の含有割合が高過ぎると、絶縁抵抗
が低下して好ましくない、酸化銅の含有割合が低過ぎる
とセラミックスへの密着強度が低下し、該密着強度が3k
g/mm2以下となり好ましくない。従って、本発明では、
外部導体を構成するための導電ペーストにおける酸化銅
及び銅の含有割合は上記の範囲に選択されている。However, if the content of copper oxide is too high, the insulation resistance decreases, which is not preferable.If the content of copper oxide is too low, the adhesion strength to ceramics decreases, and the adhesion strength becomes 3k.
g / mm 2 or less, which is not preferable. Therefore, in the present invention,
The content ratio of copper oxide and copper in the conductive paste for forming the outer conductor is selected in the above range.
他方、本発明では、外部導体の残りの部分及び内部導
体が銅を主体とする導電ペーストを用いて構成されてい
る。金属銅は、焼成工程においてセラミックス中に拡散
し難い。従って、内部導体を銅を主体とする導電ペース
トを用いて構成することにより、絶縁抵抗の低下を防止
することができ、それによって微細配線が可能とされて
いる。On the other hand, in the present invention, the remaining portion of the outer conductor and the inner conductor are formed using a conductive paste mainly composed of copper. Metallic copper is difficult to diffuse into ceramics during the firing step. Therefore, by forming the internal conductor using a conductive paste mainly composed of copper, it is possible to prevent a decrease in insulation resistance, thereby enabling fine wiring.
以上のように、本発明は、外部導体のうちセラミック
スの密着強度が特に要求されるはんだ付けが予定されて
いる部分を、セラミックスに対する密着性に優れた酸化
銅含有導電ペーストを用いて構成し、他方、外部導体の
残りの部分及び内部導体を、セラミックスの絶縁抵抗の
低下を引き起こし難い金属銅を主体とする導電ペースト
を用いて構成したことに特徴を有する。As described above, the present invention is configured by using a copper oxide-containing conductive paste having excellent adhesion to ceramics, in which a portion of the external conductor, which is required to be soldered with particularly high adhesion strength of ceramics, is scheduled to be soldered. On the other hand, the present invention is characterized in that the remaining portion of the outer conductor and the inner conductor are formed using a conductive paste mainly composed of metallic copper, which hardly causes a decrease in insulation resistance of ceramics.
以下、実施例及び比較例を説明することにより、本発
明を明らかにする。Hereinafter, the present invention will be clarified by describing Examples and Comparative Examples.
実施例 BaCO3,Al2O3及びSiO2を主成分とする低温焼結性セラ
ミックス材料からなるセラミックグリーンシートを作製
した。次に、上記セラミックグリーンシートに、内部導
体用として、純金属銅及び有機ビヒクルからなる導電ペ
ーストを印刷した。この印刷形状を、第１図に示す。す
なわち、第１図のセラミックグリーンシート１〜５のう
ち、セラミックグリーンシート２〜５の上面に、それぞ
れ、配線パターン2a〜5aが上記導電ペーストにより印刷
されている。なお、配線パターン2aの一端はビアホール
2bに接続されている。ビアホール2bは、積層後に、配線
パターン2aと下方の配線パターン3aとを電気的に接続す
るために形成されている。Example A ceramic green sheet made of a low-temperature sinterable ceramic material containing BaCO 3 , Al 2 O 3 and SiO 2 as main components was produced. Next, a conductive paste composed of pure metal copper and an organic vehicle was printed on the ceramic green sheet as an internal conductor. This printing shape is shown in FIG. That is, among the ceramic green sheets 1 to 5 in FIG. 1, the wiring patterns 2a to 5a are printed on the upper surfaces of the ceramic green sheets 2 to 5, respectively, by the conductive paste. One end of the wiring pattern 2a is a via hole
Connected to 2b. The via hole 2b is formed for electrically connecting the wiring pattern 2a and the lower wiring pattern 3a after lamination.
同様に、配線パターン4aの一端もビアホール4bに接続
されるように形成されており、該ビアホール4bにより、
配線パターン4aが下方の配線パターン5aと電気的に接続
されるように構成されている。Similarly, one end of the wiring pattern 4a is also formed so as to be connected to the via hole 4b.
The wiring pattern 4a is configured to be electrically connected to the lower wiring pattern 5a.
なお、配線パターン2aの他端には、端子部2cが形成さ
れている。端子部2cは、後述する外部導体と配線パター
ン2aとを電気的に接続するために設けられている。同様
に、配線パターン3aの他端にも、図示しない端子部が形
成されており、配線パターン4a,5aの他端にも、それぞ
れ端子部4c,5cが形成されている。Note that a terminal portion 2c is formed at the other end of the wiring pattern 2a. The terminal portion 2c is provided for electrically connecting an external conductor described later and the wiring pattern 2a. Similarly, a terminal portion (not shown) is formed at the other end of the wiring pattern 3a, and terminal portions 4c and 5c are formed at the other ends of the wiring patterns 4a and 5a, respectively.
3b,5bは、電極ランドを示し、積層後にビアホール2b,
4bと電気的に接続されるように形成されている。3b and 5b indicate electrode lands, and via holes 2b and
It is formed so as to be electrically connected to 4b.
なお、上述したビアホール2b,4b内の電極、電極ラン
ド3b,5b及び端子部2c,4c,5cは、すべて、配線パターン2
a〜5aと同一工程において、上記導電ペーストを用いて
印刷されている。また、各種配線パターン2a〜5aにおけ
る最小配線間隔は150μｍとした。The electrodes in the via holes 2b, 4b, the electrode lands 3b, 5b, and the terminals 2c, 4c, 5c are all connected to the wiring pattern 2b.
In the same step as a to 5a, printing is performed using the conductive paste. The minimum wiring interval between the various wiring patterns 2a to 5a was 150 μm.
次に、セラミックグリーンシート１〜５を積層し、厚
み方向に圧着して、積層体を得た。しかる後、第２図に
斜視図で示すように、得られた積層体６の一対の側面
に、金属銅50％及び酸化銅50％を含有し、さらに微量の
ガラスフリット及び有機ビヒクルを添加してなる導電ペ
ーストを付与することにより、外部導体7a〜7dを形成し
た。外部導体7a,7b間の距離及び外部導体7c,7d間の距離
は1mmとした。Next, the ceramic green sheets 1 to 5 were laminated and pressed in the thickness direction to obtain a laminate. Thereafter, as shown in a perspective view in FIG. 2, 50% of metallic copper and 50% of copper oxide are added to a pair of side surfaces of the obtained laminate 6, and trace amounts of glass frit and an organic vehicle are further added. The external conductors 7a to 7d were formed by applying the conductive paste thus obtained. The distance between the outer conductors 7a and 7b and the distance between the outer conductors 7c and 7d were 1 mm.
しかる後、第２図に示した積層体６を、窒素雰囲気
中、980℃の温度で１時間焼成し、セラミック積層電子
部品の一例として遅延線が内蔵された積層配線基板を得
た。Thereafter, the laminate 6 shown in FIG. 2 was fired in a nitrogen atmosphere at a temperature of 980 ° C. for 1 hour to obtain a multilayer wiring board having a built-in delay line as an example of a ceramic multilayer electronic component.
得られた積層配線基板において、内部の配線パターン
の絶縁抵抗を測定したところ、1012Ωcm以上であること
が確かめられた。外部導体7a〜7dにはんだ付けし、外部
導体7a〜7dのセラミックスに対する密着強度を測定した
ところ、4kg/mm2以上であることが確かめられた。When the insulation resistance of the internal wiring pattern of the obtained laminated wiring board was measured, it was confirmed that the insulation resistance was 10 12 Ωcm or more. Soldering to the outer conductors 7a to 7d and measurement of the adhesion strength of the outer conductors 7a to 7d to the ceramics confirmed that the strength was 4 kg / mm 2 or more.
比較例１ 内部導体、すなわち配線パターン2a〜5a、ビアホール
2b,4bの電極、電極ランド3b,5b及び端子部2c,4c,5cを構
成する導電ペーストとして、金属銅100％及び有機ビヒ
クルからなるものを用い、外部導体7a〜7dを構成するた
めの導電ペーストとして金属銅を100％並びに微量のガ
ラスフリット及び有機ビヒクルを含有する導電ペースト
を用いたこと以外は、実施例とまったく同様にして、積
層配線基板を作製した。Comparative Example 1 Internal conductor, that is, wiring patterns 2a to 5a, via holes
As the conductive paste forming the electrodes 2b and 4b, the electrode lands 3b and 5b, and the terminal portions 2c, 4c and 5c, a conductive paste made of 100% metallic copper and an organic vehicle is used to form the external conductors 7a to 7d. A laminated wiring board was produced in exactly the same manner as in the example except that a conductive paste containing 100% metallic copper and trace amounts of glass frit and an organic vehicle was used as the paste.
得られた積層配線基板について、内部の配線パターン
間の絶縁抵抗を測定したところ、1012Ωcm以上であり、
実施例と同様に良好な絶縁抵抗性を示すことが確かめら
れた。When the insulation resistance between the internal wiring patterns of the obtained multilayer wiring board was measured, it was 10 12 Ωcm or more,
It was confirmed that good insulation resistance was exhibited as in the example.
また、外部導体7a〜7dをはんだ付けし、外部導体7a〜
7dのセラミックスに対する密着強度を測定したところ、
20kg/mm2前後と、実施例に比べて密着強度が小さいこと
が確かめられた。Also, solder the outer conductors 7a to 7d, and
When measuring the adhesion strength to 7d ceramics,
It was confirmed that the adhesion strength was as low as about 20 kg / mm 2 as compared with the examples.
比較例２ 内部導体を構成する導電ペーストとして、金属銅50％
に対して酸化銅50％を含有し、さらに有機ビヒクルを添
加してなる導電ペーストを用い、外部導体7a〜7dを構成
するための導電ペーストとして、金属銅50％に対して酸
化銅50％を含有し、微量のガラスフリット及び有機ビヒ
クルを添加してなる導電ペーストを用いたことを除いて
は、実施例とまったく同様にして多層配線基板を作製し
た。Comparative Example 2 50% metallic copper as the conductive paste constituting the inner conductor
Using a conductive paste containing 50% copper oxide and further adding an organic vehicle, as a conductive paste for forming the outer conductors 7a to 7d, 50% copper oxide with respect to 50% metallic copper A multilayer wiring board was produced in exactly the same manner as in the example, except that a conductive paste containing a small amount of glass frit and an organic vehicle was used.
得られた積層配線基板の内部配線パターン間の絶縁抵
抗を測定したところ、1010Ωcm前後と、絶縁抵抗が実施
例の場合に比べて低いことが確かめられた。When the insulation resistance between the internal wiring patterns of the obtained multilayer wiring board was measured, it was confirmed that the insulation resistance was about 10 10 Ωcm, which was lower than that of the example.
また、外部導体7a〜7dにはんだ付けし、外部導体7a〜
7dのセラミックスに対する密着強度を測定したところ、
4kg/mm2以上と良好であることが確かめられた。Solder to the external conductors 7a to 7d,
When measuring the adhesion strength to 7d ceramics,
It was confirmed that it was as good as 4 kg / mm 2 or more.
他の構造例 本発明は、上述したとおり、内部導体及び外部導体を
構成するための導電ペーストに特徴を有するものであ
り、第１図及び第２図を参照して説明した構造の多層配
線基板以外の他の構造のセラミック積層電子部品にも適
用することができる。例えば、第３図に示すように、内
部電極12a〜12fがセラミック層を介して重なり合うよう
に配置されており、両端面に外部導体としての外部電極
13a,13bが形成された積層コンデンサ11にも、本発明を
適用することができる。また、コンデンサブロックや積
層型CR部品等の他の積層型電子部品一般に本発明を適用
することができる。Other Structure Examples As described above, the present invention has a feature in the conductive paste for forming the inner conductor and the outer conductor, and has a structure described with reference to FIGS. 1 and 2. The present invention can be applied to a ceramic laminated electronic component having a structure other than the above. For example, as shown in FIG. 3, the internal electrodes 12a to 12f are arranged so as to overlap with a ceramic layer interposed therebetween.
The present invention can be applied to the multilayer capacitor 11 in which 13a and 13b are formed. Further, the present invention can be applied to other multilayer electronic components such as a capacitor block and a multilayer CR component.
本発明によれば、外部導体のはんだ付けの予定されて
いる部分が上記特定の割合で酸化銅を含有する導電ペー
ストを用いて構成されているため、はんだ付け後のセラ
ミックスとの密着強度が効果的に高められる。また、外
部導体の残りの部分及び内部導体については、金属銅を
主体とする導電ペーストを用いて構成されているため、
セラミックスの絶縁抵抗が高められ、従って微細配線が
可能とされている。According to the present invention, since the portion of the external conductor to be soldered is formed using the conductive paste containing copper oxide at the above specific ratio, the adhesion strength with the ceramic after soldering is effective. Can be enhanced. In addition, since the remaining portion of the outer conductor and the inner conductor are configured using a conductive paste mainly composed of copper metal,
The insulation resistance of ceramics is increased, and thus fine wiring is enabled.
よって、本発明によれば、安価な電極材料である銅及
び酸化銅を利用してセラミック積層電子部品のコストを
低減し得るだけでなく、上述のように特性的にも優れた
セラミック積層電子部品を提供することが可能となる。Therefore, according to the present invention, not only can the cost of the ceramic multilayer electronic component be reduced by using inexpensive electrode materials such as copper and copper oxide, but also the ceramic multilayer electronic component excellent in characteristics as described above. Can be provided.
第１図は本発明の実施例において用意されるセラミック
グリーンシート及び内部導体の印刷形状を説明するため
の分解斜視図、第２図は外部導体を形成した積層体を示
す斜視図、第３図は本発明が適用されるセラミック積層
電子部品の他の例としての積層コンデンサを示す断面図
である。 図において、１〜５はセラミックグリーンシート、2a〜
5aは内部配線パターン、2b,4bはビアホール、3b,5bは接
続用電極ランド、2c,4c,5cは端子部、６は積層体、7a〜
7dは外部導体を示す。FIG. 1 is an exploded perspective view for explaining a printed shape of a ceramic green sheet and an internal conductor prepared in an embodiment of the present invention, FIG. 2 is a perspective view showing a laminated body on which an external conductor is formed, and FIG. FIG. 3 is a cross-sectional view showing a multilayer capacitor as another example of the ceramic multilayer electronic component to which the present invention is applied. In the figure, 1 to 5 are ceramic green sheets, 2a to
5a is an internal wiring pattern, 2b and 4b are via holes, 3b and 5b are connection electrode lands, 2c, 4c and 5c are terminal portions, 6 is a laminate, 7a to
7d indicates an outer conductor.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｇ 1/147 Ｄ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical indication H01G 1/147 D
Claims (1)
された内部導体と、セラミックスの外表面に形成されて
おり、かつ外部とはんだにより接合することが予定され
ている部分を有する外部導体とを備え、前記内部導体及
び外部導体が導電ペーストをセラミックスと同時焼成す
ることにより形成されている積層セラミック電子部品に
おいて、 前記外部導体のはんだ付けが予定されている部分が、酸
化銅80〜20重量％に対して銅20〜80重量％を含有する組
成の導電ペーストを用いて構成されており、かつ 外部導体の残りの部分及び前記内部導体は、銅を主体と
する導電ペーストを用いて構成されていることを特徴と
する、積層セラミック電子部品。1. A ceramic comprising: a ceramic; an inner conductor formed in the ceramic; and an outer conductor formed on an outer surface of the ceramic and having a portion to be joined to the outside by soldering. In a multilayer ceramic electronic component in which the inner conductor and the outer conductor are formed by simultaneously firing a conductive paste and ceramics, the portion of the outer conductor to be soldered is reduced to 80 to 20% by weight of copper oxide. On the other hand, a conductive paste having a composition containing 20 to 80% by weight of copper is used, and the remaining portion of the outer conductor and the inner conductor are formed using a conductive paste mainly containing copper. A multilayer ceramic electronic component, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296166A JP2600477B2 (en) | 1990-10-31 | 1990-10-31 | Multilayer ceramic electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296166A JP2600477B2 (en) | 1990-10-31 | 1990-10-31 | Multilayer ceramic electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04168795A JPH04168795A (en) | 1992-06-16 |
| JP2600477B2 true JP2600477B2 (en) | 1997-04-16 |
Family
ID=17830016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296166A Expired - Lifetime JP2600477B2 (en) | 1990-10-31 | 1990-10-31 | Multilayer ceramic electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600477B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489820B1 (en) * | 2002-11-19 | 2005-05-16 | 삼성전기주식회사 | Ceramic Multilayer Substrate and its Manufacturing Process |
| KR100495211B1 (en) | 2002-11-25 | 2005-06-14 | 삼성전기주식회사 | Ceramic multilayer board and its manufacture |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159093A (en) * | 1988-12-13 | 1990-06-19 | Fujitsu Ltd | Manufacture of ceramic circuit board |
-
1990
- 1990-10-31 JP JP2296166A patent/JP2600477B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04168795A (en) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4953273A (en) | Process for applying conductive terminations to ceramic components | |
| JPS6342879B2 (en) | ||
| JP2600477B2 (en) | Multilayer ceramic electronic components | |
| JPS63122295A (en) | Multilayer ceramic board with built-in electronic component | |
| JP2842711B2 (en) | Circuit board | |
| JPS5917227A (en) | Method of producing composite laminated ceramic part | |
| JP2555638B2 (en) | Method for manufacturing multilayer ceramic substrate | |
| JP2816742B2 (en) | Circuit board | |
| JPH0312446B2 (en) | ||
| JP3391286B2 (en) | Ceramic electronic components | |
| JP2839262B2 (en) | Chip resistor and manufacturing method thereof | |
| JPH11345734A (en) | Laminated ceramic capacitor | |
| JP2842710B2 (en) | Circuit board | |
| JPS61289691A (en) | Metalized composition | |
| JPH07201637A (en) | Multilayer ceramic electronic device | |
| JP2931910B2 (en) | Circuit board | |
| JP2738603B2 (en) | Circuit board | |
| JP2842707B2 (en) | Circuit board | |
| JPS63169798A (en) | Multilayer ceramic board with built-in electronic parts | |
| JP2001023438A (en) | Conductive paste and ceramic electronic component | |
| JPS60176296A (en) | Method of producing glazed resistance element interal multilayer substrate | |
| JPH1098244A (en) | Thick-film circuit board and its manufacture | |
| JP2555639B2 (en) | Method for manufacturing multilayer ceramic substrate | |
| JPS5917294A (en) | Composite laminated ceramic part and method of producing same | |
| JPS61292394A (en) | Metalized composition for ceramic wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 14 |