JPH04167556A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04167556A JPH04167556A JP29461690A JP29461690A JPH04167556A JP H04167556 A JPH04167556 A JP H04167556A JP 29461690 A JP29461690 A JP 29461690A JP 29461690 A JP29461690 A JP 29461690A JP H04167556 A JPH04167556 A JP H04167556A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- resistor
- semiconductor device
- transistor
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
［概要］
半導体装置に係り、詳しくは抵抗付きの外部入力端子又
は外部出力端子等の外部端子の使用方法に関し、
プリント基板に実装する際、部品点数を削減してコスト
を低減できることを目的とし、半導体チップ上に形成し
た外部端子と内部回路との間に、抵抗値を変更可能な抵
抗モジュール回路を設けて構成した。[Detailed Description of the Invention] [Summary] This invention relates to a semiconductor device, and more specifically, to a method of using external terminals such as external input terminals or external output terminals with resistors, when mounting on a printed circuit board, reducing the number of parts and reducing costs. A resistor module circuit whose resistance value can be changed is provided between an external terminal formed on a semiconductor chip and an internal circuit.
［産業上の利用分野］
本発明は半導体装置に係り、詳しくは抵抗付きの外部入
力端子又は外部出力端子等の外部端子の使用方法に関す
る。[Industrial Application Field] The present invention relates to a semiconductor device, and more particularly to a method of using an external terminal such as an external input terminal or an external output terminal with a resistor.
［従来の技術］
従来の半導体装置では、半導体チップ上に形成した外部
入力端子又は外部出力端子に対して、電気的な規格を満
たすために入力抵抗又は出力抵抗を接続している。[Prior Art] In a conventional semiconductor device, an input resistor or an output resistor is connected to an external input terminal or an external output terminal formed on a semiconductor chip in order to meet electrical standards.
即ち、第３図（ａ）に示すように、半導体チップＩｔ上
に形成した外部入力端子Ｉ２には入力抵抗Ｒａ、Ｒｂが
直列に接続され、入力抵抗Ｒｂは内部回路（図示路）に
接続されている。入力抵抗Ｒａ、Ｒｂ間にはｐＭＯＳト
ランジスタよりなるプルアップトランジスタ１３が接続
されている。That is, as shown in FIG. 3(a), input resistors Ra and Rb are connected in series to the external input terminal I2 formed on the semiconductor chip It, and the input resistor Rb is connected to the internal circuit (path shown). ing. A pull-up transistor 13 made of a PMOS transistor is connected between input resistors Ra and Rb.
又、第３図（ｂ）は入力抵抗Ｒａ、Ｒｂ間にｎ Ｍ Ｏ
Ｓトランジスタよりなるプルダウントランジスタ１４を
接続したものを示す。Moreover, in FIG. 3(b), there is n M O between input resistors Ra and Rb.
A pull-down transistor 14 made of an S transistor is connected.
そして、上記のように構成された半導体装置をプリント
基板上に実装する場合、入力抵抗Ｒａ。When the semiconductor device configured as described above is mounted on a printed circuit board, an input resistance Ra is required.
Ｒｂは抵抗値が固定となっているため、ユーザの所望す
る抵抗値を得るために外部入力端子１２に対して外付は
抵抗Ｒｃを接続することにより対処している。Since the resistance value of Rb is fixed, an external resistor Rc is connected to the external input terminal 12 in order to obtain the resistance value desired by the user.
［発明が解決しようとする課題］
ところか、ユーザ側で用いる部品点数（外付は抵抗）が
増加するため、プリント基板の面積が大きくなり、コス
トが高くなるという問題がある。[Problems to be Solved by the Invention] However, since the number of parts used by the user (external resistors) increases, the area of the printed circuit board increases, leading to an increase in cost.
本発明は上記問題点を解決するためになされたものであ
って、プリント基板に実装する際、部品点数を削減して
コストを低減できることを目的とする。The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to reduce the number of parts and reduce costs when mounting on a printed circuit board.
［課題を解決するための手段］
第１図は本発明の原理説明図であり、半導体チップｌ上
に形成した外部端子２と内部回路３との間には、抵抗値
を変更可能な抵抗モジュール回路４が設けられて゛いる
。[Means for Solving the Problems] FIG. 1 is a diagram explaining the principle of the present invention, in which a resistance module whose resistance value can be changed is provided between an external terminal 2 formed on a semiconductor chip l and an internal circuit 3. A circuit 4 is provided.
又、第２の発明は、複数の抵抗と、複数の抵抗のうち少
なくとも１つの抵抗を選択して選択した各抵抗を直接外
部端子と内部回路との間に接続するためのスイッチ手段
とで構成している。Further, the second invention comprises a plurality of resistors and a switch means for selecting at least one resistor from the plurality of resistors and directly connecting each selected resistor between an external terminal and an internal circuit. are doing.
更に、第３の発明は、外部端子を高電圧電源に接続する
ためのプルアップ手段、又は外部端子を低電圧電源に接
続するためのプルダウン手段を設けている。Furthermore, the third invention provides pull-up means for connecting the external terminal to a high-voltage power supply or pull-down means for connecting the external terminal to a low-voltage power supply.
［作用］
第１の発明によれば、半導体装置をプリント基板に実装
する際、抵抗モジュール回路４の抵抗値を所望の値に設
定すれば済むため、プリント基板の面積増加を抑制でき
、コストを低減できる。[Function] According to the first invention, when mounting a semiconductor device on a printed circuit board, it is only necessary to set the resistance value of the resistor module circuit 4 to a desired value, so it is possible to suppress an increase in the area of the printed circuit board and reduce costs. Can be reduced.
第２の発明では、スイッチ手段により選択された任意の
抵抗が外部端子と内部回路との間に直接接続されるので
、選択された各抵抗は並列接続となり任意の抵抗値を設
定することができる。In the second invention, any resistance selected by the switch means is directly connected between the external terminal and the internal circuit, so each selected resistance is connected in parallel and an arbitrary resistance value can be set. .
更に、第３の発明では、プルアップ手段又はプルダウン
手段により外部端子を電位レベルが安定した固定端子と
して使用できる。Furthermore, in the third invention, the external terminal can be used as a fixed terminal with a stable potential level by the pull-up means or the pull-down means.
［実施例］
以下、本発明を具体化した一実施例を第２図に従って説
明する。[Example] An example embodying the present invention will be described below with reference to FIG.
尚、説明の便宜上、第３図と同様の構成については同一
の符号を付して説明を一部省略する。For convenience of explanation, the same components as in FIG. 3 are designated by the same reference numerals, and a portion of the explanation will be omitted.
半導体チップ１１上に形成した外部入力端子Ｉ２には入
力抵抗Ｒａと、抵抗値を変更可能な抵抗モジュール回路
４が接続され、抵抗モジュール回路４は内部回路（図示
路）に接続されている。An input resistor Ra and a resistance module circuit 4 whose resistance value can be changed are connected to an external input terminal I2 formed on the semiconductor chip 11, and the resistance module circuit 4 is connected to an internal circuit (path shown).
抵抗モジュール回路４は前記抵抗Ｒａに対して並列に接
続されたｎ個の抵抗Ｒ１，Ｒ２，・・・。The resistor module circuit 4 includes n resistors R1, R2, . . . connected in parallel to the resistor Ra.
Ｒｎと、各抵抗Ｒ１，Ｒ２，・・・、Ｒｎに直列に接続
されたスイッチ手段としてのｎＭＯＳトランジスタＴｌ
、Ｔ２． ・・・、Ｔｎとからなる。Rn, and an nMOS transistor Tl as a switching means connected in series to each resistor R1, R2, . . . , Rn.
, T2. ..., Tn.
前記抵抗Ｒａ、各抵抗Ｒ１，Ｒ２，・・ａ、 Ｒｎはポ
リシリコンにて形成されており、各抵抗Ｒ１゜Ｒ２，・
・・、Ｒｎの抵抗値はそれぞれｒ、２ｒ。The resistor Ra, each resistor R1, R2, . .
..., the resistance values of Rn are r and 2r, respectively.
・・・、ｎｒに設定されている。..., is set to nr.
各ｎＭＯＳトランジスタＴｌ、Ｔ２．−−−。Each nMOS transistor Tl, T2 . ---.
Ｔｎのゲートにはレジスタ１５が接続され、同レジスタ
１５より各トランジスタＴＩ、Ｔ２． ・・・、Ｔｎ
がオン又はオフされるようになっている。A resistor 15 is connected to the gate of Tn, and from the register 15 each transistor TI, T2 . ...,Tn
can be turned on or off.
従って、複数のｎＭＯＳトランジスタがオンされると、
そのオンした各トランジスタに対応する抵抗が外部入力
端子１２と内部回路との間に並列接続されることとなり
、任意の抵抗値を設定することができる。例えば、ｎＭ
ＯｓトランジスタＴＩ。Therefore, when multiple nMOS transistors are turned on,
A resistor corresponding to each turned-on transistor is connected in parallel between the external input terminal 12 and the internal circuit, and an arbitrary resistance value can be set. For example, nM
Os transistor TI.
Ｔ２がオンされると、抵抗モジュール回路４の抵抗値は
抵抗Ｒ１，Ｒ２の並列合成抵抗（＝２ｒ／３）となる。When T2 is turned on, the resistance value of the resistance module circuit 4 becomes the parallel combined resistance (=2r/3) of the resistances R1 and R2.
プログラマブルＲＯＭ１６はレジスタ１５に対して各ｎ
ＭＯｓトランジスタＴＩ、Ｔ２． ・・・。The programmable ROM 16 has each n
MOS transistors TI, T2. ....
Ｔｎの状態をセットするようになっている。It is designed to set the state of Tn.
又、前記抵抗Ｒａと抵抗モジュール回路４との間にはｐ
ＭＯ３）−ランジスタよりなるプルアップ手段としての
プルアップトランジスタ１３が接続されるとともに、ｎ
ＭＯＳトランジスタよりなるプルダウン手段としてのプ
ルダウントランジスタ１４か接続されている。そして、
プルアップトランジスタ１３は前記プログラマブルＲＯ
Ｍ１６からの制御信号に基づいてオンされると、前記外
部入力端子１２を高電圧電源Ｖｃｃに接続するようにな
っている。又、プルダウントランジスタ１４は前記プロ
グラマブルＲＯＭ１６からの制御信号に基づいてオンさ
れると、前記外部入力端子１２を低電圧電源ＧＮＤに接
続するようになっている。Further, there is a p between the resistor Ra and the resistor module circuit 4.
MO3) - A pull-up transistor 13 as a pull-up means consisting of a transistor is connected, and n
A pull-down transistor 14 as a pull-down means made of a MOS transistor is connected. and,
The pull-up transistor 13 is connected to the programmable RO
When turned on based on the control signal from M16, the external input terminal 12 is connected to the high voltage power supply Vcc. Further, when the pull-down transistor 14 is turned on based on a control signal from the programmable ROM 16, it connects the external input terminal 12 to the low voltage power supply GND.
従って、上記のように構成された半導体装置をプリント
基板上に実装する場合、プログラマブルＲＯＭ１６によ
りレジスタ１５に対して各ｎＭ。Therefore, when the semiconductor device configured as described above is mounted on a printed circuit board, each nM is stored in the register 15 by the programmable ROM 16.
ＳトランジスタＴｌ、Ｔ２． ・・・、Ｔｎの状態を
任意にセットすれば、抵抗モジュール回路４の抵抗値を
任意に設定できるため、第３図（ａ）、 （ｂ）で示し
た従来の外付は抵抗Ｒｃは必要なくなり、部品点数を削
減してプリント基板の面積増加を抑制でき、コストを低
減することかできる。S transistors Tl, T2. . . . If the state of Tn is set arbitrarily, the resistance value of the resistor module circuit 4 can be set arbitrarily, so the conventional external resistor Rc shown in FIGS. 3(a) and (b) is not necessary. This reduces the number of parts, suppresses the increase in printed circuit board area, and reduces costs.
又、本実施例ではプログラマブルＲＯＭ１６によりプル
アップトランジスタ１３又はプルダウントランジスタ１
４をオンされば、外部入力端子１２を高電圧電源Ｖｃｃ
又は低電圧電源ＧＮＤに接続でき、外部入力端子１２を
電位レベルが安定した固定端子として使用できる。Further, in this embodiment, the pull-up transistor 13 or the pull-down transistor 1 is controlled by the programmable ROM 16.
4, the external input terminal 12 is connected to the high voltage power supply Vcc.
Alternatively, it can be connected to the low voltage power supply GND, and the external input terminal 12 can be used as a fixed terminal with a stable potential level.
尚、本実施例では外部入力端子１２に対して抵抗モジュ
ール回路４を設けた場合について説明したが、外部出力
端子に対して抵抗モジュール回路を設けてもよい。In this embodiment, a case has been described in which the resistance module circuit 4 is provided for the external input terminal 12, but a resistance module circuit may be provided for the external output terminal.
又、本実施例ではスイッチ手段をｎＭＯｓトランジスタ
としたが、ｐＭＯｓトランジスタとしてもよい。Further, in this embodiment, the switching means is an nMOS transistor, but it may also be a pMOS transistor.
更に、本実施例ではプログラマブルＲＯＭ１６によりプ
ルアップトランジスタ１３又はプルダウントランジスタ
１４をオンさせるようにしたが、プルアップトランジス
タ１３のゲート端子を低電圧電源ＧＮＤに固定して外部
入力端子１２を高電圧電源Ｖｃｃに接続したり、プルダ
ウントランジスタ１４のゲート端子を高電圧電源Ｖｃｃ
に固定して外部入力端子１２を低電圧電源ＧＮＤに接続
したりしてもよい。Furthermore, in this embodiment, the programmable ROM 16 turns on the pull-up transistor 13 or the pull-down transistor 14, but the gate terminal of the pull-up transistor 13 is fixed to the low voltage power supply GND, and the external input terminal 12 is connected to the high voltage power supply Vcc. or connect the gate terminal of the pull-down transistor 14 to the high voltage power supply Vcc.
Alternatively, the external input terminal 12 may be connected to the low voltage power supply GND.
又、本実施例ではプログラマブルＲＯＭ１６を用いたが
、これに代えて各ｎＭＯｓトランジスタＴＩ、Ｔ２．
・・・、Ｔｎの状態を予め記憶したマスクＲＯＭを用
いてもよい。Furthermore, although the programmable ROM 16 is used in this embodiment, each nMOS transistor TI, T2 .
..., a mask ROM in which the state of Tn is stored in advance may be used.
［発明の効果］
以上詳述したように、第１の発明によれば、プリント基
板に実装する際、部品点数を削減してコストを低減する
ことができる。[Effects of the Invention] As described in detail above, according to the first invention, when mounting on a printed circuit board, it is possible to reduce the number of parts and reduce costs.
又、第２の発明によれば、スイッチ手段により選択され
た任意の抵抗が外部端子と内部回路との間に直接接続さ
れるので、選択された各抵抗は並列接続となり任意の抵
抗値を設定することができる。Further, according to the second invention, since any resistor selected by the switch means is directly connected between the external terminal and the internal circuit, each selected resistor is connected in parallel and an arbitrary resistance value can be set. can do.
更に、第３の発明によれば、プルアップ手段又はプルダ
ウン手段により外部端子を電位レベルが安定した固定端
子として使用することができる。Furthermore, according to the third invention, the external terminal can be used as a fixed terminal with a stable potential level by the pull-up means or the pull-down means.
第１図は本発明の原理説明図、
第２図は一実施例を示す電気回路図、
第３図（ａｌ 、 （ｂ）は従来例を示す電気回路図で
ある。
図において、
■は半導体チップ、
２は外部端子、
３は内部回路、
４は抵抗モジュール回路、
１３はプルアップ手段としてのプルアップトランジスタ
、
１４はプルダウン手段としてのプルダウントランジスタ
、
ＧＮＤは低電圧電源、
Ｒ１，Ｒ２，・・・、Ｒｎは抵抗、
Ｔｌ、Ｔ２． ・・・、Ｔｎはスイッチ手段としての
ｎＭＯｓトランジスタ、
Ｖｃｃは高電圧電源である。
゛た゛
９〉
〉 Ｕ
５１工
「−−コ
誼
回
樹
１ セ呻
く。
ぎ−立Fig. 1 is a diagram explaining the principle of the present invention, Fig. 2 is an electric circuit diagram showing one embodiment, and Figs. 3 (al and b) are electric circuit diagrams showing a conventional example. Chip, 2 is an external terminal, 3 is an internal circuit, 4 is a resistor module circuit, 13 is a pull-up transistor as a pull-up means, 14 is a pull-down transistor as a pull-down means, GND is a low voltage power supply, R1, R2,...・, Rn is a resistor, Tl, T2..., Tn is an nMOS transistor as a switching means, and Vcc is a high voltage power supply. Gi-tachi
Claims (1)
内部回路（３）との間に、抵抗値を変更可能な抵抗モジ
ュール回路（４）を設けたことを特徴とする半導体装置
。 ２、抵抗モジュール回路（４）は、複数の抵抗（Ｒ１〜
Ｒｎ）と、複数の抵抗（Ｒ１〜Ｒｎ）のうち少なくとも
１つの抵抗を選択して選択した各抵抗を直接外部端子（
１２）と内部回路との間に接続するためのスイッチ手段
（Ｔ１〜Ｔｎ）とを備えることを特徴とする請求項１に
記載の半導体装置。 ３、前記外部端子（１２）を高電圧電源（Ｖｃｃ）に接
続するためのプルアップ手段（１３）、又は前記外部端
子（１２）を低電圧電源（ＧＮＤ）に接続するためのプ
ルダウン手段（１４）を備えていることを特徴とする請
求項１又は請求項２に記載の半導体装置。[Claims] 1. A resistance module circuit (4) whose resistance value can be changed is provided between an external terminal (2) formed on a semiconductor chip (1) and an internal circuit (3). Characteristic semiconductor devices. 2. The resistor module circuit (4) includes a plurality of resistors (R1 to
Rn) and at least one of the plurality of resistors (R1 to Rn), and connect each selected resistor directly to an external terminal (
2. The semiconductor device according to claim 1, further comprising switch means (T1 to Tn) for connecting between the semiconductor device (T1 to Tn) and the internal circuit. 3. Pull-up means (13) for connecting the external terminal (12) to a high-voltage power source (Vcc) or pull-down means (14) for connecting the external terminal (12) to a low-voltage power source (GND) ) The semiconductor device according to claim 1 or 2, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29461690A JPH04167556A (en) | 1990-10-31 | 1990-10-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29461690A JPH04167556A (en) | 1990-10-31 | 1990-10-31 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167556A true JPH04167556A (en) | 1992-06-15 |
Family
ID=17810066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29461690A Pending JPH04167556A (en) | 1990-10-31 | 1990-10-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167556A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011022837A (en) * | 2009-07-16 | 2011-02-03 | Renesas Electronics Corp | Power circuit and semiconductor device |
-
1990
- 1990-10-31 JP JP29461690A patent/JPH04167556A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011022837A (en) * | 2009-07-16 | 2011-02-03 | Renesas Electronics Corp | Power circuit and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06503452A (en) | circuit protection device | |
| JPH11265979A (en) | Integrated circuit having controlled impedance | |
| JPS62241429A (en) | Semiconductor integrated circuit device | |
| US6580292B2 (en) | Universal PECL/LVDS output structure | |
| TWI535218B (en) | A semiconductor integrated circuit having a variable resistance circuit | |
| US5966042A (en) | Current steering output circuit with switchable shunt resistor | |
| JPH04167556A (en) | Semiconductor device | |
| KR970023440A (en) | In order to realize a low power consumption type semiconductor storage device and a low power consumption, a thin film transistor | |
| JPH0467368B2 (en) | ||
| KR0171056B1 (en) | Delay circuit of power supply of semiconductor memory device | |
| JP2767911B2 (en) | Pull-up / pull-down input circuit | |
| KR970011184B1 (en) | Variable resistor | |
| JPH0351780A (en) | Integrated circuit device | |
| KR100489587B1 (en) | Time delay circuit | |
| JPS603726A (en) | Reference power source | |
| JPH0832421A (en) | Delay logic circuit element | |
| JPH05204479A (en) | Constant voltage circuit | |
| JP2973654B2 (en) | Static auxiliary relay circuit | |
| JPH01194713A (en) | Semiconductor integrated circuit device | |
| JPH0329190A (en) | Clock signal input circuit | |
| JPH01259619A (en) | Switching circuit | |
| JPH01276821A (en) | Cmos input buffer circuit | |
| JPS61148835A (en) | Input switching circuit of semiconductor integrated circuit | |
| JP2005229018A (en) | Semiconductor device | |
| JPH06196988A (en) | Reset circuit |