JPH04165603A - ネットワーク型電子部品 - Google Patents

ネットワーク型電子部品

Info

Publication number
JPH04165603A
JPH04165603A JP2293097A JP29309790A JPH04165603A JP H04165603 A JPH04165603 A JP H04165603A JP 2293097 A JP2293097 A JP 2293097A JP 29309790 A JP29309790 A JP 29309790A JP H04165603 A JPH04165603 A JP H04165603A
Authority
JP
Japan
Prior art keywords
terminal
conductor pattern
resistor
network
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2293097A
Other languages
English (en)
Other versions
JP2633721B2 (ja
Inventor
Shigeru Kanbara
滋 蒲原
Kaoru Sakai
薫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17790386&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04165603(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2293097A priority Critical patent/JP2633721B2/ja
Publication of JPH04165603A publication Critical patent/JPH04165603A/ja
Application granted granted Critical
Publication of JP2633721B2 publication Critical patent/JP2633721B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、ネットワーク抵抗器、コンデンサアレイ等
のネットワーク型電子部品に関する。
(ロ)従来の技術 従来、ネットワーク抵抗器には、第7図に示すように、
基板71上に、複数個の抵抗72を形成し、これらの抵
抗72の一端を導体パターン73で共通に接続し、コモ
ン端子部(電極)74に接続する一方、抵抗72の他端
を個別の導体パターン75を経て、それぞれ個別の端子
部76に接続したものがある。
(ハ)発明が解決しようとする課題 上記した従来のネットワーク抵抗器は、各端子部74.
76の間隔は一定であるが、二辺の端子部の配置数が相
違し、コモン用の端子部も一辺のみに設けられている。
したがって二辺の端子は互いに対称ではない。そのため
、第7図のネットワーク抵抗器を第8図に示すように、
配線回路81の配線パッド82に実装する場合、チップ
搭載の角度が180°ずれて逆方向になると誤配線にな
るという問題があった。また、二辺の端子部の配置数が
同じでも、コモン用の端子部は一辺のみQこ設けられて
いるので、回路的にやはり対称でない。そのためチップ
が180°逆に搭載されると、やはり誤配線となるとい
・う問題があった。
この発明は、」二記問題点に着目してなされたものであ
って、搭載方向が、正逆いずれても、誤配線を生しない
ネットワーク型電子部品を従供することを目的としてい
る。
(ニ)課題を解決するだめの手段及び作用この発明の不
7・トワーク型電子部品は、基板−1に、端子部を含む
二1モン電極用導体パターンと複数個の端子部を含む個
別電極用導体パターンが形成され、コモン電極導体パタ
ーンと各個別電極パターン間に抵抗膜層及びもしくは誘
電体膜層が形成され、各導体パターンの端子部が露出し
で、前記基板の相対する二辺の辺縁にそれぞれ一定間隔
をおいて配置されるものにおいて、前記コモン電極導体
バターく、・・ば、内部導体パターンご共通Qこ接続さ
れる少τζくとも2個の端子部を備え、これら端子部を
I+−いに前記二辺の逆の端部から等距離の位置に配置
するようクニしている。
このネットワーク型電子部品では、各端子部が等間隔で
あるとともQこ、コモン用の端子部が少なくとも2個、
二辺で圧いに対称にしているので、配線回路の配線パタ
ーンに、チップ搭載の正逆いずれの場合でも誤配線とな
ることはない。
(ホ)実施例 以ト、実施例により、この発明をさらに詳細Sこ説明す
る。
第1図は、この発明の一実施例を示す矛ットワーク抵抗
器の概略図である。この実施例ネットワーク抵抗器1は
、アルミナセラミンク等のW体2の相対する長辺部2a
、2bに、指数の端子部31.3−2、・・・、3 、
。が等間隔で設けられている。このうち、端子部3−9
と3−IQは基体2の互いに逆の端部2c、2dから等
間隔の位置に配置されるコモン用電極の端子部であり、
内部で導体パターン4で共通に連結されている。各端子
部3−3、・・・、3−4と、36、・・・、3−qは
、それぞれ相対する位置に配置される個別用電極の端j
”、部であり1.この各端子部3−1、・・・、3=4
.3−61.・4.3−9の導体パターン6=12、・
・・、6−4と6−6、・・、0−7と’jHtQパタ
ーン4間にそれぞれ抵抗膜5−1、・・・、5−4及び
5−6、・・、5−3が形成されている。
この実施例ネットワーク抵抗器1のパターン構造の一例
を示すと、第3図乙こ示ず通りであり、第3閲のA−A
線で切断した断面Vを第4図に示している。図に示す通
り、導体パターン4.6−1、・・・、6−4.6−7
、・・・、6−7の端子部を除いlこ部分と、抵抗膜層
5−1、・・・、5−4.5−6、・・・、5−7を覆
い、保3tlW7が形成されている。
上記導体パターン4.6−1.・・・、6−4.6−7
、・・・、6−7等は、金、銀等の厚膜、又は薄膜ご形
成され、端子部3−1、・・・、3−1゜は、N1、ハ
ンダ等のメンキ処理が施される。保護膜7としてはガラ
ス、樹脂等が使用される。
この実施例ネットワーク抵抗器1を配線基板8に実装す
る場合、第2図に示すように、配線回路基板8に設けら
れる配線バンド92.9−21.・1.9−IQに7ノ
[・ワーク抵抗器1の端子部3−5.3−2、・・・、
3−4゜が対応するように配置し、各バッドと、端子部
をハンダ付けすることになる。
この場合、93.9−10が二1モン用バッド電極であ
り、その他のバッド9−、、・・・、9−4、及び9−
i+、・・・、9−io4:E、、個別用のバンド電極
である。
今、第2図に示す状態、つまり端子部3−1と、バフ)
部9−6が対応する状態に対し7、zントワーク抵抗器
1が180°逆に配線回路基板8)−!こ搭載された場
合に、配線バッド9−3に対し、端子部3−10が対応
してハンダ付6ノされることになるが、。
この場合、端一を部3 、と3−1oがともにコモン端
子として導体パターン4より共通接続されているので、
何ら支障なく、誤配線を生ずることもなく、したがって
2 ノhワーク抵抗器1を実装する場合、方向を考慮す
る必要がない。また、従来の矛ノドワーク抵抗器であれ
ば、自動実装において、方向が違う場合に、180°方
向を変えて載置する必要があるが、この実施例ネットワ
ークでは、最大90’の角度変更によって適正な位置に
ネットワークを配置することができ、非常に便利である
なお、第2図Qこおいて、コモン端子一部3−16は、
ダミーランド電極9−Ioに接続されているが、ダミー
ランド電極9−16から別の回路へ導体パターンを形成
し、導体ライン4をジャンパ線として利用してもよい。
この実施例ネットワーク抵抗器は、デジタル信号回路の
プルアップ、プルダウン抵抗として使用されることが多
いが、第6図に示すように、端子電極9−6.9−7、
・・・、9−3゜の間にハスライン10、□I、・・・
、10−5を通すことにより、容易にパターンが形成さ
れる。また、第5図は、この発明の他の実施例を示すネ
ットワーク抵抗器の概略図である。第5図において、第
1図と、同一番号を付したものは、同一のものを示して
いる。
この実施例ネットワーク抵抗器では、第1図と同様に抵
抗膜層5−、、・・・、5−4.5−6、・・・、5−
7がそれぞれ個別端子部3−1、・・・、3−4.3−
6、・・・、3−1とコモン用の導体パターン4間にそ
れぞれ接続されており、基板2の上面に構成されている
これに対し、抵抗膜層11−1.11−2、・・・、1
1−4及び11−6、・・・、11−7は、基板2の裏
面において、一方は個別電極3−1.3−2、・・・、
3−4.3−5、・・・、3−7にそれぞれ接続される
とともに、共通的にコモン端子部3−5と3−1゜に接
続されている。そして、この実施例では、3−3の端子
部をVCC用、3−1゜をグランド用として使用するこ
とにより、ターミネータ回路として構成することができ
る。
なお、上記実施例では、抵抗体はいずれも8素子である
が、4素子あるいは16素子等、抵抗素子数は適宜必要
に応して変更することができる。
また、上記従来例と本願発明の実施例について、従来例
は、凹型の端子部を示し、実施例は、凸型の端子部につ
いて図示しであるが、本願発明において、これらはいず
れの形状であってもよいこと言うまでもない。
また、上記実施例は、複数の端子部と、共通端子部間に
それぞれ抵抗膜層が形成される場合のネットワーク抵抗
器について説明したが、この発明はこれに限ることなく
、個別電極端子部と、コモン電極端子部間に誘電体膜層
を形成する。コンデンサアレイ等にも通用できる。
(へ)発明の効果 この発明によれば、コモン端子部を基板の端部から互い
に逆方向に等距離の位置に2つのコモン端子部を設けて
いるので、名ットワークの配置方向を気にすることなく
、実装することができる。
また、電子部品を実装する場合に、角度がずれていても
、従来の場合、180°の修正が必要であるが、本願発
明においては、90°以内ということになり、非常に扱
いが便利となる。
【図面の簡単な説明】
第1図は、この発明の一実施例を示すネットワーク抵抗
器の概略構成図、第2図は、同実施例ネットワーク抵抗
器を回路基板に実装する場合の°説明図、第3図は、同
実施例ネットワーク抵抗器のパターン配置の一例を示す
図、第4図は、同実施例ネットワーク抵抗器の第3図の
A−A線で切断した断面図、第5図は、この発明の他の
実施例を示すネットワーク抵抗器の概略構成図、第6図
は、第1図に示した実施例ネットワーク抵抗器をデジタ
ル回路のプルダウンあるいはプルアップ抵抗とする場合
のハスライン配置パターンを示す図、第7図は、従来の
ネットワーク抵抗器の概略構成図、第8図は、同従来の
ネットワーク抵抗器を回路基板に実装する場合の説明図
である。 1:ネットワーク抵抗器、 2:基板、 3−1・3−2・・・・・3..4・3−6・・・・・
3−7:個別用の端子部、 3−5・3−Io  :コモン用の端子部、4;コモン
用の導体パターン、 5−1・・・・・5−4・5−6・・・・・5−1:抵
抗膜層、6−1・・・・・6−4・6−6・・・・・6
−1;個別用の導体パターン、 7:保護膜。

Claims (1)

    【特許請求の範囲】
  1. (1)基板上に、端子部を含むコモン電極用導体パター
    ンと複数個の端子部を含む個別電極用導体パターンが形
    成され、コモン電極導体パターンと各個別電極パターン
    間に抵抗膜層及びもしくは誘電体膜層が形成され、各導
    体パターンの端子部が露出して、前記基板の相対する二
    辺の辺縁にそれぞれ一定間隔をおいて配置されるネット
    ワーク型電子部品において、 前記コモン電極導体パターンは、内部導体パターンで共
    通に接続される少なくとも2個の端子部を備え、これら
    端子部を互いに前記二辺の逆の端部から等距離の位置に
    配置してなることを特徴とするネットワーク型電子部品
JP2293097A 1990-10-29 1990-10-29 面実装用ネットワーク型電子部品 Expired - Lifetime JP2633721B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2293097A JP2633721B2 (ja) 1990-10-29 1990-10-29 面実装用ネットワーク型電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2293097A JP2633721B2 (ja) 1990-10-29 1990-10-29 面実装用ネットワーク型電子部品

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7327646A Division JPH08213201A (ja) 1995-12-15 1995-12-15 面実装型チップネットワーク抵抗器

Publications (2)

Publication Number Publication Date
JPH04165603A true JPH04165603A (ja) 1992-06-11
JP2633721B2 JP2633721B2 (ja) 1997-07-23

Family

ID=17790386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2293097A Expired - Lifetime JP2633721B2 (ja) 1990-10-29 1990-10-29 面実装用ネットワーク型電子部品

Country Status (1)

Country Link
JP (1) JP2633721B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154373B2 (en) 2002-03-25 2006-12-26 Minowa Koa Inc. Surface mounting chip network component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778636U (ja) * 1980-10-29 1982-05-15
JPS61142402U (ja) * 1985-02-23 1986-09-03

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778636U (ja) * 1980-10-29 1982-05-15
JPS61142402U (ja) * 1985-02-23 1986-09-03

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154373B2 (en) 2002-03-25 2006-12-26 Minowa Koa Inc. Surface mounting chip network component

Also Published As

Publication number Publication date
JP2633721B2 (ja) 1997-07-23

Similar Documents

Publication Publication Date Title
JP2559954B2 (ja) 階段状多層相互接続装置
US5170146A (en) Leadless resistor
US5977863A (en) Low cross talk ball grid array resistor network
US4016463A (en) High density multilayer printed circuit card assembly and method
US4860166A (en) Integrated circuit termination device
JP2812358B2 (ja) Lsiパッケージおよびlsiパッケージ製造方法
GB2225670A (en) Carrier substrate for electrical circuit element
JP2006278903A (ja) 二連チップ抵抗器
JPH04165603A (ja) ネットワーク型電子部品
US6577225B1 (en) Array resistor network
US6812576B1 (en) Fanned out interconnect via structure for electronic package substrates
JPS60211897A (ja) 多層配線基板
JPS6313401A (ja) 高周波伝送路の接続回路
US5416274A (en) Circuit board
JP3983392B2 (ja) チップ型部品
JP2582828B2 (ja) ピングリッドアレイ
JPH01132150A (ja) 半導体チップのキャリア基板
JPH04129201A (ja) チップ抵抗器
JPH06216477A (ja) 配線基板及びこれを用いた電子回路装置
JPH071844Y2 (ja) 集積回路パツケ−ジ
JPH08213201A (ja) 面実装型チップネットワーク抵抗器
JP2969977B2 (ja) 多連チップ部品
JPS5956701A (ja) チツプ抵抗
JPS61183956A (ja) モジユ−ル基板
JPS6053093A (ja) ピングリッドアレイ型半導体パッケージ