JPH0415825U - - Google Patents
Info
- Publication number
- JPH0415825U JPH0415825U JP5695590U JP5695590U JPH0415825U JP H0415825 U JPH0415825 U JP H0415825U JP 5695590 U JP5695590 U JP 5695590U JP 5695590 U JP5695590 U JP 5695590U JP H0415825 U JPH0415825 U JP H0415825U
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- utility
- shaped elements
- sealing part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
第１図は本考案の一実施例の一部切欠き斜視図
、第２図はその外装封止部及びリードフレームを
除去した状態の平面図、第３図はその等価回路図
、第４図は別の実施例の第２図に相当する図、第
５図は第４図の実施例の等価回路図、第６図及び
第７図はそれぞれさらに別の実施例の等価回路図
、第８図は従来例の斜視部分図、第９図はその従
来例の平面部分図、第１０図は第８図のＸ−Ｘ断
面部分図である。 １０……ネツトワークデバイス、１１……導電
性パターン、１２……基板、１３……チツプ状素
子、１４……外装封止部、１６……チツプ部材。
、第２図はその外装封止部及びリードフレームを
除去した状態の平面図、第３図はその等価回路図
、第４図は別の実施例の第２図に相当する図、第
５図は第４図の実施例の等価回路図、第６図及び
第７図はそれぞれさらに別の実施例の等価回路図
、第８図は従来例の斜視部分図、第９図はその従
来例の平面部分図、第１０図は第８図のＸ−Ｘ断
面部分図である。 １０……ネツトワークデバイス、１１……導電
性パターン、１２……基板、１３……チツプ状素
子、１４……外装封止部、１６……チツプ部材。
Claims (1)
- 【実用新案登録請求の範囲】 導電性パターンが表面に形成された基板と、前
記基板上に搭載された複数のチツプ状素子と、前
記基板及びチツプ状素子を覆う外装封止部とを備
えたチツプ状素子ネツトワークデバイスにおいて
、 前記基板の端部に、中央部に配置された前記チ
ツプ状素子と同様の高さのチツプ部材が搭載され
ていることを特徴とする、 チツプ状素子ネツトワークデバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990056955U JP2538631Y2 (ja) | 1990-05-30 | 1990-05-30 | チップ状素子ネットワークデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990056955U JP2538631Y2 (ja) | 1990-05-30 | 1990-05-30 | チップ状素子ネットワークデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0415825U true JPH0415825U (ja) | 1992-02-07 |
| JP2538631Y2 JP2538631Y2 (ja) | 1997-06-18 |
Family
ID=31581241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990056955U Expired - Fee Related JP2538631Y2 (ja) | 1990-05-30 | 1990-05-30 | チップ状素子ネットワークデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538631Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000306765A (ja) * | 1999-04-20 | 2000-11-02 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| WO2013111497A1 (ja) * | 2012-01-27 | 2013-08-01 | ローム株式会社 | チップ部品 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199009U (ja) * | 1985-06-04 | 1986-12-12 | ||
| JPS6280318U (ja) * | 1985-11-09 | 1987-05-22 |
-
1990
- 1990-05-30 JP JP1990056955U patent/JP2538631Y2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199009U (ja) * | 1985-06-04 | 1986-12-12 | ||
| JPS6280318U (ja) * | 1985-11-09 | 1987-05-22 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000306765A (ja) * | 1999-04-20 | 2000-11-02 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| WO2013111497A1 (ja) * | 2012-01-27 | 2013-08-01 | ローム株式会社 | チップ部品 |
| JP2013232620A (ja) * | 2012-01-27 | 2013-11-14 | Rohm Co Ltd | チップ部品 |
| US9646747B2 (en) | 2012-01-27 | 2017-05-09 | Rohm Co., Ltd. | Chip component |
| US10210971B2 (en) | 2012-01-27 | 2019-02-19 | Rohm Co., Ltd. | Chip component |
| US10763016B2 (en) | 2012-01-27 | 2020-09-01 | Rohm Co., Ltd. | Method of manufacturing a chip component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2538631Y2 (ja) | 1997-06-18 |
Similar Documents
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |