JPH04156138A

JPH04156138A - セル流入規制回路

Info

Publication number: JPH04156138A
Application number: JP2280882A
Authority: JP
Inventors: Tetsuo Tachibana; 橘　哲夫; Eisuke Iwabuchi; 岩淵　英介
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-10-19
Filing date: 1990-10-19
Publication date: 1992-05-28
Also published as: EP0481507A3; EP0481507A2; CA2053729A1; AU8598191A; CA2053729C; AU634426B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［概要］ＡＴＭ交換機の加入者対応部に設けられたセル流入規制
回路に関し。

セルカウンタ用メモリに対して周期減算動作を行うこと
なく簡単な構成で効率の良いセル流入規制回路を提供す
ることを目的とし。

各呼に対し一定時間周期で計数を行う減電カウンタと、
各呼に対応して流入するセル数を保持するセルメモリと
、セルの流入毎にセルヘッダにより呼を識別して上記減
算カウンタとセルメモリから対応するセル数と減電カウ
ンタの数を取り出し。

セル数から減算カウンタの数をＷＸし、結果が一定値に
達したか否かに応じて流入セルを廃棄または通過させる
制御回路とを備えるよう構成する。

［産業上の利用分野］本発明はＡＴＭ交換機の加入者対応部に設けられたセル
流入規制回路に関する。

次世代通信網として、　ＡＴＭ　（Ａｓｙｎｃｈｒｏｎ
ｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ）がＣＣＩＴＴで
論議され２国内外のメーカの研究開発が盛んに行われて
いる。ＡＴＭ網では、加入者が発呼時に、使用帯域（ま
たはパラメータ）を綱に申請し、綱はその値を元に帯域
計１を行い、その呼の発呼を許可（帯域に余裕がある場
合）するか拒否（帯域に余裕がなｌ＃１場合）するかを
決定する。

このため、もし加入者の悪意または不測の事態のため、
網に流入するセル量が申告した値と極端に違う場合には
１発呼時の帯域計算の前提条件が崩れてしまい１ｗ４内
でセルの廃棄が頻繁に起こり他の呼に多大な悪影響を与
える可能性がある。

このため、綱の入口（加入者インタフェース）で網への
セル流入を監視し、加入者から流入してくるセルが極端
に申請値と異なる場合には、申告を越えて流れ込むセル
を廃棄する必要がある。

［従来の技術］従来のセル流入を規制する方式として、リーキーパケッ
ト（穴空きバケツ）方式がある。

この方式は、「セルが流入してくると、１つカウントア
ンプし、また一定時間毎に１つ減算する」カウンタを設
け、そのカウンタ値が一定値を越えた場合には、セルを
廃棄する方式である。

この原理は次の１冨式と判断条件により表される。

Ｆ　（ｔ）−Ｇ　（ｔ）−１ＮＴ　（ｔ／Ｔ）　　式（
１）但り、Ｆ　（ｔ）　はカラン９（Ｄ値、ＩＮＴ（Ｘ
）は小数点以下を切り捨てる関数、Ｇ（ｔ）は時間を内
の流入セル個数、Ｔは減算周期、αは許容値（セル数）
を表す。

判断条件）”（ｔ）＜α　ならば、セルを網に入れる。

Ｆ（ｔ）≧α　ならば、セルを廃棄する。

一方、ＡＴＭ網の特性として、１つのインタフェース上
には、複数の呼が存在する。この事を考慮すると、加入
者インタフェース部を小さくするためには、リーキーパ
ケットの処理を多重回路により共通処理する必要が出て
くる。

第７図は従来例の全体構成図、第８図は従来のセル流入
規制部の構成図、第９図はセルカウンタ用メモリ、第１
０図は周期減算回路の処理フロー図、第１１図はセル流
入規制制御回路の処理フロー図である。

第７図において、７０はＡＴＭ交換機、７１は各加入者
線（大ハイウェイ：入ＨＷ）に対応して設けられた加入
者対応部、７２は加入者線路終端装置、７３はセル流入
規制部、７４はセルの交換を行うスイッチ部（ＳＷで表
示）である。

ＡＴＶ交換機７０には１図には１つだけ示すが多数の加
入者線及びそれに対応して多数の加入者対応部が設けら
れ、スイッチ部７４で交換が行われる。加入者対応部７
１内のセル流入規制部７３は、加入者線路終端装置７２
から流入するセルを規制する。

第８図に示すセル流入規制部の構成を、第９図〜第１１
図を参照しながら説明する。

第８図のセル流入規制部は、上記のリーキーパケット方
式による規制を行い、主な構成要素として、セルを一定
時間遅延保持する遅延回路７３０゜セル流入を規制する
か否かを判断するセル流入規制制御回路７３１．空きセ
ルパターン発生回路７３２．セルか空きセルパターンの
何れかを選択するセレクタ７３３．一定時間周期で出力
を発生するタイマ７３４．タイマ出力によりセルカウン
タ用メモリの各カウント値を減算する周期減電回路７３
５等を備える。

加入者線終端装置の出力側に接続する入ハイウエイ上に
は、多数のハーチャルチャネルＶＣが設けられ、各セル
のヘッダにハーチャルチャネルＶＣを識別する識別番号
ＶＣｉ（但しこのＶＣｊは。

バーチセルパスＶＰを含み、ＶＣｉ＝ＶＰ＋ＶＣとする
）が付加されており、セル流入規制制御回路７３１でこ
れを見て呼を識別する。セルは遅延回路７３０に入力さ
れ、遅延時間内に当該セルが廃棄されるか、流入が許可
されるかが、セル流入規制制御回路７３１で判断され２
判断結果がセレクタ７３３に供給され、許可されると、
遅延回路７３０から出力したセルがスインチ部へ供給さ
れ。

廃棄される場合は、セレクタ７３３は空きセルパターン
発生回路７３２から出力される空きセルパターンを選択
するよう切替えられる。

セルカウンタ用メモリ７３７には、第９図に示すように
各呼（ＶＣｉ）に対応するセルカウンタ（メモリエリア
）が設けられ、それぞれ現在の計数値を保持している。

一方２周期減夏回路７３５は第１０図に示す処理フロー
により動作する。すなわち、タイマ７３４が予め設定し
た時間周期に達すると（タイマ満了）、変数Ａを０に設
定して、セルカウンタ用メモリ７３７に対しＡをアドレ
スとしてアクセスする。

この時、メモリアクセス競合調停部７３６で調停され、
アクセス権を得るとセルカウンタ用メモＩＪ　７３７の
Ａ＝Ｏの内容を周期減算動作７３５にロードする０次に
このセルカウンタ値を−１して再びセルカウンタ用メモ
リ７３７のアドレス０に書き込む０次にＡの内容が最終
アドレスか判断し。

ノーの場合、ＡをＡ＋１して、他のカウンタについて同
様の減電を行い、全てのアドレスに対する減電が終了す
るとこの周期動作が終わる。この動作はタイマからの時
間周期の出力が発生する毎に行われる。

セル流入規制制御回路７３１では、第１１図に示す処理
フローにより動作する。すなわち、セルが到着すると、
メモリアクセス競合調停部７３６を介してＶＣｉに対応
するセルカウンタ用メモリ７３７を読み出し、そのカウ
ンタ値をセル流入規制制御回路７３１内にロードする０
次にそのセルカウンタ値が予め設定した値（αとする）
以上が判断し１以上なら当該セルを廃棄する。αに達し
ない場合は、セルを通過させる制御をしくセレクタ７３
３へ出力発生）、セルカウンタ値を＋１して、セルカウ
ンタ用メモリ７３７に書き込む。

［発明が解決しようとする課題］上記従来のリーキーパケット方式を用いた流入セル規制
方式によれば１次のような問題がある。

■一定時間毎に全てのメモリアドレスを読み出し減算す
るために、同時に通話する呼（現在は６４に個程度）が
多い場合には、メモリアドレスが増え、メモリのアクセ
ス時間により１周期的な減算が制限される。また、これ
を防止するにはメモリを物理的に分割しなければならな
いので回路が大規模化する。

■ＡＴＭ１１では、数百Ｍｂｐｓから数百ｂｐｓまでの
通信が１つの綱で行われるため、減算周期も呼により可
変にする必要があるのに、従来の方式ではこの要求に対
応できない。

■ＡＴＭでは２課金の基礎データとして綱への流入セル
量を計測する必要がある。これを行う為には、流入数を
記憶してお（メモリが必要になるが従来例ではこのメモ
リとセルカウンタ用のメモリを共用することができない
、なぜなら、セルカウンタ用のメモリは周期的に減算さ
れるので実際に通信されるセル数を表さないからである
。

本発明はセルカウンタ用メモリに対して周期減算動作を
行うことなく簡単な構成で効率の良いセル流入規制回路
を提供することを目的とする。

［課題を解決するための手段］第１図（ａ）は本発明の第１の基本構成図、第１図Φ）
は本発明の第２の基本構成図である。

図において、１は遅延回路、２はセレクタ、３は第１の
基本構成のセル流入規制制御回路、３０は第２の基本構
成のセル流入規制制御回路、４はセルの減算周期毎に１
つカウントアツプする計数値を各呼毎に保持する減電カ
ウンタ、５は各呼毎に網に流入してくるセル数を記憶す
るセルメモリ。

６はセル流入量収集回路、７は各呼毎の減算倍数が格納
される＊Ｘメそりである。

本発明の第１の構成では、各呼に対応して減算周期毎に
カウントアツプする減算カウンタとセル個数を計数する
セルカウンタとを設け、セル流入毎に前記セルカウンタ
の値から減電カウンタの値を減算して、結果の値が一定
値以上の時セルを廃棄し、一定値に達しない時セルの通
過を許可するものである。また、第２の構成では減算周
期の倍率を記憶する減算メモリを設け、流入セルの規制
を判断する時、減算カウンタの値に減算メモリに格納さ
れた倍率を乗じた結果を求め、その結果をセルカウンタ
から引いて残りの値により規制するか否かを判断するも
のである。

［作用Ｊ第１図（ａ）において、流入セルは遅延回路１に入力す
ると共にセル流入規制制御回路３に人力する。

減算カウンタ４は、タイマから周期的な信号が入力され
ると、各呼に対応する減算カウンタの値がそれぞれ＋１
される。セル流入規制制御回路３は。

セルが流入すると、ヘッダのＶＣを判別して呼を識別し
、セルメモリ５から当該呼に対応するセル数を取り出す
と共に減算カウンタ４から対応する呼のカウント値を取
り出して、セル数から減算カウンタの値を減算する０次
に、この減算結果の数が許容４ｆｔ（αとする）以上で
あるか否か識別して。

以上の場合は流入してきたセルを廃棄するようセレクタ
２を制御し、以下の場合は遅延回路１から出力されたセ
ルを通過させるためセレクタ２に通過許容を表す信号を
出力する。また、許容する場合は、セル数を一つカウン
トアツプしてセルメモＩＪ　５に書き込む。

セルメモリ５の内容は１課金情報を管理する装置からの
指示により動作するセル流入量収集回路６により読み出
され、各呼に対応するセルの通過個数の総計が蓄積され
課金情報として利用される。

次に第１図俤）に示す本発明の第２の基本構成の作用を
説明する。

この構成は、上記第１図（ａ）の構成に対して減算メモ
リ７が付加された点と、セル流入規制制御回路３０で行
われるセル規制判断の内容の点で相違する。

ここで減算メモリ７には、各呼毎の減算倍率Ｂ（Ｎ）が
記憶される。この減算倍率Ｂ　（Ｎ）と減算カウンタ４
のカウントアツプ周期（基本周期）Ｔの間に次の関係が
あるものとする。

Ｂ　（Ｎ）　−Ｔ　Ｉ　（Ｎ）　／Ｔ但しＴ　Ｉ　（Ｎ）は、当該呼（ＶＣｉ＝Ｎ）の希望す
る減算周期で９発呼時の申告値（平均帯域または最高帯
域等）に応じて決まる。

減算カウンタ４は第１図（ａ）と同様にタイマにより周
期的に＋１のカウント動作をし、セル流入規制制御回路
３０は、セルが流入してくると、呼（Ｎとする）を識別
して減算カウンタ４の呼に対応する減算カウンタ値（Ｃ
ｔ　（Ｎ）とする）と減電メモリ７の呼に対応する倍数
（Ｂ　（Ｎ）とする）を取り出して乗算して現在減算す
べきセル数Ｃｔ（Ｎ）ＸＢ（Ｎ）を求める。

次に、セルメモリ５の呼に対応するセル数（Ａ（Ｎ）と
する）から前記の乗算結果を減算し。

Ａ（Ｎ）−ｃｔｏｉ）ＸＢ（Ｎ）その結果を、上記第１図（ａ）と同様に許容債αと比較
して、その結果に応じて第１図（ａ）と同様の処理を行
う。

第１図ら）の場合も、セルメモリ５の内容はセル流入量
収集回路６により読み出され１図示されない監視装置か
らの指令により通信量（セル通過個数）を収集し、この
通信量は課金やトラフィック監視等のデータとして利用
される。

［実施例］第２図は実施例の構成図、第３図は実施例の処理フロー
図、第４図は各メモリの構成図、第５図はセルの構成図
２第６図は具体的動作例のタイムチャートである。

第２図の構成は上記本発明の第２の基本構成に対応する
実施例の構成であり、同図において２１１〜１７は上記
第１図（ｂ）の１〜７の各装置と同様の回路であり、１
８は課金情報管理装置である。

第２図のセルメモリ１５とｆｉＸメモリ１７の構成を第
４図に示す。この例では、加入者線路終端装置から出力
する入ＨＷ（ハイウェイ）上のＶＣ（バーチセルチャネ
ル＝ＶＰ　ｉ＋ＶＣｉ）は、説明を簡単にするためＶＣ
＝Ｏ〜ＶＣ−３の４つある場合である。これに対応して
セルメモリ１５には、第４図のＡ、に示すように各ＶＣ
に対してセル数Ａ（０）〜Ａ（３）が格納されている。

また第４図のＢ、に示すように減算メモリには、各ＶＣ
に対してそれぞれ減算周期Ｂ（０）〜Ｂ（３）が格納さ
れ、減算周期は各呼に対応して利用者が予め申告した平
均帯域やピーク帯域等に応して設定される。

また、ｆｔ人するセルの構成は第５図に示され。

ＡＴＭヘッダとして５オクテ、ト（ｌオクテツト−８ピ
ント）が設けられ、これに４８オクテツトの情報が付加
され１合計５３オクテツトで１つのセルを構成する。こ
のＡＴＭヘッダ内には、オクテツト１の上位４ビツトが
フロー制御用で、オクテツト１の下位４ビツト及びオク
テツト２．３及びオクテツト４の上位４ビツトまでが、
ＶＣを識別する情報のフィールドであり、この情報によ
り呼が識別される。なお、オクテツト５はヘッダエラー
チエツク用に使用される。

第３図には実施例の構成のセル流入規制制御回路１３の
処理フロー図が示され、以下に内容を説明する。

第２図において、セルが到着するとそのヘッダに含まれ
たＶＣ情報を見て呼を識別する（第３図３１）。この例
ではＶＣ＝Ｎである。

次にＶＣ＝Ｎをアドレスとしてセルメモリ１５とＫＸメ
モリ１７にアクセスしてデータであるＡ（Ｎ）及びＢ　
（Ｎ）をロードする（同３２ン０次に。

ｉｊ！ｉＸカウンタ１４から呼に対応するカウンタ値Ｃ
ｔ　（Ｎ）を読み出し、上記の各値を用いて１次の演算
と判断を行う、すなわちＡ（Ｎ）−Ｂ（Ｎ）ｘＣｔ（Ｎ
）≧α（α＝許容値）であるか否かを判断する（同３３
）。この時イエスと判断されると、セル廃棄の制御を行
い（同３４）。ノーなら、セル通過の制御を行って（同
３５）、セル数Ａ　（Ｎ）を＋１して、セルメモリ１５
の元のアドレスにセーブする（同３６．３７）。

本発明の第１の構成（第１図（ａ）に示す構成）に対応
する実施例の構成は図示省略したが、上記第２図の構成
で減電メモリ１７を設けない場合に相当し、そのセル流
入規制制御回路の処理フローは上記第３図のステップ３
２において、ＶＣ４＝Ｎに対応するセル数Ａ　（Ｎ）と
、減電カウンタ値Ｃｔ（Ｎ）を取り出し９次のステップ
２２でＡ　（Ｎ）〜Ｃｔ　（Ｎ）≧αの判断を行うこと
により実施することができる。

なお、第２図の減算カウンタ１４は、タイマにより周期
時間毎に各呼に対応する計数値がカウントアンプされ、
セル流入規制制御回路１３からアクセスされると対応す
るカウント値が読み出される機能を備えた公知の技術に
より構成される。

次に具体的動作例のタイムチャートを第６図に示す。

第６図において、■は入ＨＷ（加入者終端装置から入力
）上の信号、■は出ＨＷ（セレクタ２の出力）上の信号
、■はセルメモリ内に保持するＶＣ＝０のセル数（Ａ（
Ｎ））、■は減算カウンタに保持するカウント値（Ｃｔ
）、■はセル流入規制制御回路における判断処理のタイ
ミングを示し。

■は各時間位置の表示である。

この動作例は、説明を簡単にするため次のような前提条
件の下に動作するものとする。

ＶＣはＯ〜３まであり（実際には、０〜６４Ｋまである
）、減算カウンタの動作周期（カウントアツプ動作を起
動するタイマの出力周期）はセルが２個通過する時間と
等しいものとし、許容値α＝２とし、ＶＣ−Ｏの初期値
はＯとして、入ＨＷと出ＨＷは、第６図の■と■に示す
ようにセルが一定間隔（セル周期）で流れてゆくものと
する１さらに、減算メモリに格納される。減算倍率（Ｎ
）は基本周期（減算カウンタの動作周期）と１じ１とす
る。また５時間１０で回路が初期設定。

れ１時間ｔｏから規制を開始したものとする。

第６図の内容を第２図及び第３図を参照しな；ら説明す
ると、ｔ３の時、■の入ＨＷからセル；１　（ＶＣ＝Ｏ
）が入力して来る。この時、セルフ人規制制御回路１３
では、第３図の処理フロー〇従ってセルメモリ１５及び
減算メモリ１７のア。

レスＯからそれぞれ、ＶＣ−Ｏに対応するセル偶及び減
算倍率を読み出す、この場合、セル数＝（である。

次に■に示す判断処理（第３図の３３）に従。

て、当該セル＃１は通過さセると判断されて■Ｏように
出ＨＷにセル＃１が出力される。さらに。

■に示すようにセル数が＋１され（１になる）。

セルメモリ１５のアドレス−〇にその結果（１）が書き
込まれる。以下セル＃２〜＃４までは同し動作が繰り返
される。

■に示すように減算カウンター４はセルが２個８　　　
発生する時間間隔でカウンタアップする。時間を司　　
　１５０時、■の入ＨＷにセル＃５が入力して来る。

さ　　　この場合は、セルメモＩＪ　１５内のセル数が
■に示すように４であり、減算カウンター４のカウント
＞＜　　値が■に示すように２であるため、計算を行う
と。

”　　　　４−２Ｘ１＝２となって計算値は２となり、
上記配　　　の許容値α＝２と一致する。このため、こ
のセルは廃棄すべきものと判断され、■に示す出ＨＷに
は空セルが出力される。

文　　　　もし、減算倍率が２の場合（ｆＩｌ算周期が
基本用）　　　期の２倍に相当）には、Ｂ（Ｎ）＝２と
なり、上記計算値はＯ（４−２Ｘ２＝０）となり、この
セル＃５も通過させることになる。

［発明の効果］本発明によれば、従来のように周期減算回路によりセル
カウンタ用メモリにアクセスする必要が′　　　ないた
め、セル数を保持するメモリの動作速度を低下させるこ
とができるので、システムの低価格化および低消費電力
化を実現することができる。

次に減算メモリに減算倍率を格納することにより、呼の
申告帯域が数百Ｍ　ｂ　ｐ　ｓがら数百ｂｐｓの広範囲
のセルに対応する適切な規制制御を行うことができる。

更に課金情報用にセル規制用のメモリを利用することが
でき、ＡＴＭ交換機のコストを低減化できる。

【図面の簡単な説明】

第１図（ａ）は本発明の第１の基本構成図、第１図（ｂ
）は本発明の第２の基本構成図、第２図は実施例の構成
図、第３図は実施例の処理フロー、第４図は各メモリの
構成図、第５図はセルの構成図、第６図は具体的動作例
のタイムチャート第７図は従来例の全体構成図、第８図
は従来のセル流入規制部の構成図、第９図はセルカウン
タ用メモリ。第１０図は周期減算回路の処理フロー図、第１１図はセ
ル流入規制制御回路の処理フロー図である。第１図（ａ）、第１図（ハ）中。１：遅延回路２：セレクタ３．３０：セル流入規制制御回路４：減算カウンタ５：セルメモリ６：セル流入量収集回路７：減算メモリ

Claims

【特許請求の範囲】

（１）ＡＴＭ交換機の加入者対応部に設けられ、各呼に
対し一定時間周期で計数を行う減算カウンタと、各呼に対応して流入するセル数を保持するセルメモリと
、セルの流入毎にセルヘッダにより呼を識別して上記減算
カウンタとセルメモリから対応するセル数と減算カウン
タの数を取り出し、セル数から減算カウンタの数を減算
し、結果が一定値に達したか否かに応じて流入セルを廃
棄または通過させるセル流入規制制御回路とを備えるこ
とを特徴とするセル流入規制回路。
（２）ＡＴＭ交換機の加入者対応部に設けられ、各呼に
対し一定時間周期で計数を行う減算カウンタと、各呼に対応して流入するセル数を保持するセルメモリと
、減算周期に対する減算倍率を、各呼に対応して記憶する
減算メモリと、セル流入毎に、呼に対応するセル数と減算カウンタ値と
共に前記減算メモリから減算倍率を取り出し、セル数か
ら減算カウンタ値と減算倍率を乗じた数を減算し、結果
が一定値に達したか否かに応じて流入セルを廃棄または
通過させるセル流入規制制御回路とを備えることを特徴
とするセル流入規制回路。
（３）請求項（１）または（２）において、上記セルメ
モリの内容を読み出すためのセル流入量収集回路を設け
、該セル流入量収集回路は外部の監視装置の指令によりセ
ルメモリからセル数を取り出すことを特徴とするセル流
入規制回路。