JPH04155971A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04155971A JPH04155971A JP28248990A JP28248990A JPH04155971A JP H04155971 A JPH04155971 A JP H04155971A JP 28248990 A JP28248990 A JP 28248990A JP 28248990 A JP28248990 A JP 28248990A JP H04155971 A JPH04155971 A JP H04155971A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- oxide film
- film layer
- ion implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- 230000001747 exhibiting effect Effects 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に可変容量ダイオードに
関する。
関する。
第３図（ａ）〜（ｅ）は、従来の可変容量ダイオードの
一構造例の製造方法を説明するために工程順に示した断
面図である。
一構造例の製造方法を説明するために工程順に示した断
面図である。
まず、Ｎ型の半導体基板１に第１の酸化膜層２を形成し
た後（第３図（ａ））、通常の写真食刻法により第１の
酸化膜層を選択的にエツチング除去し、ガードリング拡
散窓を開口する１次に第１の酸化膜層を拡散マスクとし
て利用することにより半導体基板にＮ型のガードリング
拡散層３を形成した後５半導体基板を熱酸化して第２の
酸化膜層４を形成する（第３図（ｂ））、次に通常の写
真食刻法により選択的に第１の酸化膜層をエツチング除
去した後、半導体基板を熱酸化して第３の薄い酸化展層
５（厚さ３００Ａ＞を形成する。次に第１の酸化膜層及
び第２の酸化膜層をマスクとして上面からＮ型を呈する
不純物を、例えば不純物としてリンを７０ｋｅＶ、ｌＸ
ｌ０”７ｃｍ２でイオン注入することにより、第２のイ
オン注入層９を形成した後、高温熱処理を行なうことに
より第２のイオン注入層の押込拡散及びアニールを実施
する。
た後（第３図（ａ））、通常の写真食刻法により第１の
酸化膜層を選択的にエツチング除去し、ガードリング拡
散窓を開口する１次に第１の酸化膜層を拡散マスクとし
て利用することにより半導体基板にＮ型のガードリング
拡散層３を形成した後５半導体基板を熱酸化して第２の
酸化膜層４を形成する（第３図（ｂ））、次に通常の写
真食刻法により選択的に第１の酸化膜層をエツチング除
去した後、半導体基板を熱酸化して第３の薄い酸化展層
５（厚さ３００Ａ＞を形成する。次に第１の酸化膜層及
び第２の酸化膜層をマスクとして上面からＮ型を呈する
不純物を、例えば不純物としてリンを７０ｋｅＶ、ｌＸ
ｌ０”７ｃｍ２でイオン注入することにより、第２のイ
オン注入層９を形成した後、高温熱処理を行なうことに
より第２のイオン注入層の押込拡散及びアニールを実施
する。
次に再び上面からＰ型を呈する不純物を例えば不純物と
してボロンを４０ｋｅＶ、５Ｘ１０１５／ｃｍ２で多量
にイオン注入することにより、第３のイオン注入層１１
を形成した後、高温熱処理を行なうことにより第３のイ
オン注入層の押込拡散及びアニールを実施する（第３図
（Ｃ））。
してボロンを４０ｋｅＶ、５Ｘ１０１５／ｃｍ２で多量
にイオン注入することにより、第３のイオン注入層１１
を形成した後、高温熱処理を行なうことにより第３のイ
オン注入層の押込拡散及びアニールを実施する（第３図
（Ｃ））。
次に通常の写真食刻法により選択的に第３の酸化膜層を
エツチング除去することによりコンタクト窓を開口した
後（第３図（ｄ））、通常の気相成長法により半導体基
板表面を窒化膜層１２により被覆保護する０次に通常の
写真食刻法により、コンタクト窓上の窒化膜層のみをエ
ツチング除去した後、全面にアルミニウムを蒸着する。
エツチング除去することによりコンタクト窓を開口した
後（第３図（ｄ））、通常の気相成長法により半導体基
板表面を窒化膜層１２により被覆保護する０次に通常の
写真食刻法により、コンタクト窓上の窒化膜層のみをエ
ツチング除去した後、全面にアルミニウムを蒸着する。
しかる後１通常の写真食刻法により、コンタクト窓上以
外のアルミニウムをエツチング除去しアノードを極１３
を形成する（第３図（ｅ））。
外のアルミニウムをエツチング除去しアノードを極１３
を形成する（第３図（ｅ））。
超階段接合を有する可変容量ダイオードに於いては、縦
方向の濃度プロファイルにより容量特性が決定される。
方向の濃度プロファイルにより容量特性が決定される。
一方、耐圧値に於いては、縦方向の他に、特に表面ＰＮ
接合形成部分の不純物濃度に強く依存する（逆相関）。
接合形成部分の不純物濃度に強く依存する（逆相関）。
前述した従来技術に於いては、Ｎ型半導体基板にＮ型不
純物及びＰ型不純物をイオン注入して縦方向の濃度プロ
ファイルを決定するため、必然的に表面ＰＮ接合形成部
分の不純物濃度が高くなり、その結果耐圧値が低下する
という問題点を有していた。
純物及びＰ型不純物をイオン注入して縦方向の濃度プロ
ファイルを決定するため、必然的に表面ＰＮ接合形成部
分の不純物濃度が高くなり、その結果耐圧値が低下する
という問題点を有していた。
本発明の目的は、従来の欠点を除去し、耐圧値を改善し
耐圧歩留を大幅に改善できる半導体装置を提供すること
にある。
耐圧歩留を大幅に改善できる半導体装置を提供すること
にある。
本発明は半導体基板表面のＰＮ接合形成部分に、低濃度
のＮ型イオン注入領域またはＰ型イオン注入領域を設け
ることにより、耐圧値を向上させることのできる新規な
半導体装置を提供するものである。
のＮ型イオン注入領域またはＰ型イオン注入領域を設け
ることにより、耐圧値を向上させることのできる新規な
半導体装置を提供するものである。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は、本発明を可変容量ダイオード
に適用した場合の一実施例の製造工程断面図である。
に適用した場合の一実施例の製造工程断面図である。
まず従来製法と同様にしてＮ型半導体基板１に第１の酸
化展層２．ガードリング拡散層３．第２の酸化膜層４を
形成する０次に通常の写真食刻法により第１の酸化展層
を選択的にエツチング除去した後、半導体基板を熱酸化
して第３の薄い酸化膜層５（厚さ３００Ａ）を形成する
（第１図（ａ））。
化展層２．ガードリング拡散層３．第２の酸化膜層４を
形成する０次に通常の写真食刻法により第１の酸化展層
を選択的にエツチング除去した後、半導体基板を熱酸化
して第３の薄い酸化膜層５（厚さ３００Ａ）を形成する
（第１図（ａ））。
次に写真食刻法により、第３の薄い酸化膜上を選択的に
第１のフォトレジスト層６で被覆保護した後、半導体基
板上面からＮ型を呈する不純物を例えば不純物としてリ
ン、９０ｋｅＶ、ＩＸＩ Ｑ １３ ／ ｃ ｍ ２の
条件で低濃度でイオン注入することにより第１のイオン
注入層７を形成する（第１図（ｂ））、次に、第１のフ
ォトレジスト層を除去した後、高温熱処理することによ
り、第１のイオン注入層の押込拡散及びアニールを実施
する。
第１のフォトレジスト層６で被覆保護した後、半導体基
板上面からＮ型を呈する不純物を例えば不純物としてリ
ン、９０ｋｅＶ、ＩＸＩ Ｑ １３ ／ ｃ ｍ ２の
条件で低濃度でイオン注入することにより第１のイオン
注入層７を形成する（第１図（ｂ））、次に、第１のフ
ォトレジスト層を除去した後、高温熱処理することによ
り、第１のイオン注入層の押込拡散及びアニールを実施
する。
次に通常の写真食刻法により、第１．第２の酸化展層及
び第１のイオン注入層上の薄い酸化膜層を第２のフォト
レジスト層８で被覆保護した後、上面よりＮ型を呈する
不純物を例えば不純物としてリン、７０ｋｅＶ、ｌＸ１
０１４／ｃｍ２でイオン注入することにより第２のイオ
ン注入層９を形成する（第１図（Ｃ））。次に、第２の
フォトレジスト層を除去した後、高温熱処理により第２
のイオン注入層の押込拡散及びアニールを実施する。
び第１のイオン注入層上の薄い酸化膜層を第２のフォト
レジスト層８で被覆保護した後、上面よりＮ型を呈する
不純物を例えば不純物としてリン、７０ｋｅＶ、ｌＸ１
０１４／ｃｍ２でイオン注入することにより第２のイオ
ン注入層９を形成する（第１図（Ｃ））。次に、第２の
フォトレジスト層を除去した後、高温熱処理により第２
のイオン注入層の押込拡散及びアニールを実施する。
次に、通常の写真食刻法により、第１．第２の酸化膜層
及び第２のイオン注入層上以外の第３の薄い酸化膜層を
第３のフォトレジスト層１０で被覆保護した後、上面よ
りＰ型を呈する不純物を例えば不純物としてボロン、４
０ｋｅＶ、５ｘ１０１５／ｃｍ２で高濃度でイオン注入
することにより、第３のイオン注入層１１を形成する（
第１図（ｄ））。次に第３のフォトレジスト層を除去し
た後、高温熱処理により第３のイオン注入層の押込拡散
及びアニールを実施する。
及び第２のイオン注入層上以外の第３の薄い酸化膜層を
第３のフォトレジスト層１０で被覆保護した後、上面よ
りＰ型を呈する不純物を例えば不純物としてボロン、４
０ｋｅＶ、５ｘ１０１５／ｃｍ２で高濃度でイオン注入
することにより、第３のイオン注入層１１を形成する（
第１図（ｄ））。次に第３のフォトレジスト層を除去し
た後、高温熱処理により第３のイオン注入層の押込拡散
及びアニールを実施する。
次に通常の写真食刻法により第３の薄い酸化膜層を選択
的にエツチング除去することによりコンタクト窓を開孔
した後、従来製法と同様にして窒化膜層１２及びアノー
ド電極１３を形成する（第１図（ｅ））。
的にエツチング除去することによりコンタクト窓を開孔
した後、従来製法と同様にして窒化膜層１２及びアノー
ド電極１３を形成する（第１図（ｅ））。
以上説明したように本構造例では、表面ＰＮ接合をＮ型
不純物濃度の低い第１のイオン注入層に形成することが
出来るので、その結果、従来製法と比較して耐圧値を大
幅に（約５．ＯＶ）向上させることが可能となる。
不純物濃度の低い第１のイオン注入層に形成することが
出来るので、その結果、従来製法と比較して耐圧値を大
幅に（約５．ＯＶ）向上させることが可能となる。
第２図（ａ）〜（ｅ）は、本発明を可変容量ダイオード
に適用した場合の第２の実施例およびその製造法を説明
するために工程順に示した断面図である。まず、従来製
法と同様にしてＮ型半導体基板１に第１の酸化膜層２．
ガードリング拡散層３、第２の酸化膜層４を形成する。
に適用した場合の第２の実施例およびその製造法を説明
するために工程順に示した断面図である。まず、従来製
法と同様にしてＮ型半導体基板１に第１の酸化膜層２．
ガードリング拡散層３、第２の酸化膜層４を形成する。
次に通常の写真食刻法により第１の酸化膜層を選択的に
エツチング除去した後、半導体基板を熱酸化して第３の
薄い酸化膜層５（厚さ３００Ａ＞を形成する（第２図（
ａ））。
エツチング除去した後、半導体基板を熱酸化して第３の
薄い酸化膜層５（厚さ３００Ａ＞を形成する（第２図（
ａ））。
次に半導体基板上面からＮ型を呈する不純物を例えば不
純物としてリン、７０ｋｅＶ、１ｘ１０１４／Ｃｍ２の
条件でイオン注入することにより第２のイオン注入層９
を形成した後、高温熱処理により第２のイオン注入層の
押込拡散及びアニールを実施する（第２図（ｂ））。
純物としてリン、７０ｋｅＶ、１ｘ１０１４／Ｃｍ２の
条件でイオン注入することにより第２のイオン注入層９
を形成した後、高温熱処理により第２のイオン注入層の
押込拡散及びアニールを実施する（第２図（ｂ））。
次に通常の写真食刻法により、第３の薄い酸化膜上を選
択的に第４のフォトレジスト層１４で被覆保護した後、
半導体基板上面からＰ型を呈する不純物を例えば不純物
としてボロン、６０ｋｅＶ、５Ｘ１０”７ｃｍ２の条件
で低濃度でイオン注入することにより第４のイオン注入
層１５を形成する（第２図（Ｃ））。次に、第４のフォ
トレジスト層を除去した後、高温熱処理することにより
、第４のイオン注入層の押込拡散及びアニールを実施す
る。
択的に第４のフォトレジスト層１４で被覆保護した後、
半導体基板上面からＰ型を呈する不純物を例えば不純物
としてボロン、６０ｋｅＶ、５Ｘ１０”７ｃｍ２の条件
で低濃度でイオン注入することにより第４のイオン注入
層１５を形成する（第２図（Ｃ））。次に、第４のフォ
トレジスト層を除去した後、高温熱処理することにより
、第４のイオン注入層の押込拡散及びアニールを実施す
る。
次に、通常の写真食刻法により、第１．第２の酸化膜層
及び第４のイオン注入層上の薄い酸化膜層を第５のフォ
トレジスト層１６で被覆保護した後、上面よりＰ型を呈
する不純物を例えばボロン、４０ｋｅＶ、５Ｘ１０１５
／ｃｍ２の条件でイオン注入することにより第５のイオ
ン注入層１７を形成する（第２図（ｄ））。次に、第５
のフォトレジスト層を除去した後、高温熱処理すること
により、第５のイオン注入層の押込拡散及びアニールを
実施する。
及び第４のイオン注入層上の薄い酸化膜層を第５のフォ
トレジスト層１６で被覆保護した後、上面よりＰ型を呈
する不純物を例えばボロン、４０ｋｅＶ、５Ｘ１０１５
／ｃｍ２の条件でイオン注入することにより第５のイオ
ン注入層１７を形成する（第２図（ｄ））。次に、第５
のフォトレジスト層を除去した後、高温熱処理すること
により、第５のイオン注入層の押込拡散及びアニールを
実施する。
次に通常の写真食刻法により第３の薄い酸化膜層を選択
的にエツチング除去することによりコンタクト窓を開孔
した後、従来製法と同様にして窒化膜層１２及びアノー
ド電極１３を形成する（第２図（ｅ））。
的にエツチング除去することによりコンタクト窓を開孔
した後、従来製法と同様にして窒化膜層１２及びアノー
ド電極１３を形成する（第２図（ｅ））。
以上説明したように第２の実施例に於いては、表面ＰＮ
接合をＰ型不純物濃度の低い第４のイオン注入層に形成
することが出来るので、その結果第１の実施例と同様の
効果を得ることが可能となる。
接合をＰ型不純物濃度の低い第４のイオン注入層に形成
することが出来るので、その結果第１の実施例と同様の
効果を得ることが可能となる。
以上の構造例から判るように本発明は、表面ＰＮ接合を
低濃度のＰ型不純物イオン注入領域、あるいは低濃度の
Ｎ型不純物イオン注入領域に形成することにより、従来
製法と比較して耐圧値を大巾に（約５．ＯＶ）向上させ
ることが出来、その結果耐圧歩留も大巾に向上（約４０
％）させることが可能となる。
低濃度のＰ型不純物イオン注入領域、あるいは低濃度の
Ｎ型不純物イオン注入領域に形成することにより、従来
製法と比較して耐圧値を大巾に（約５．ＯＶ）向上させ
ることが出来、その結果耐圧歩留も大巾に向上（約４０
％）させることが可能となる。
第１図（ａ）〜（ｅ）は、本発明を可変容量ダイオード
に適用した第１の実施例の構造およびその製法を説明す
るために工程順に示した断面図、第２図（ａ）〜（ｅ）
は本発明の第２の実施例およびその製造法を説明するた
めに工程順に示した可変容量ダイオードの断面図、第３
図（ａ）〜（ｅ）は従来の可変容量ダイオードの一例お
よびその製造法を説明するために工程順に示した断面図
である。 １・・・Ｎ型半導体基板、２・・・第１の酸化膜層、３
・・・ガードリング拡散層、４・・・第２の酸化膜層、
５・・・第３の酸化膜層、６・・・第１のフォトレジス
ト層、７・・・第１のイオン注入層、８・・・第２の７
オトレジスト層、９・・・第２のイオン注入層、１０・
・・第３のフォトレジスト層、１１・・・第３のイオン
注入層、１２・・・窒化膜層、１３・・・アノード電極
、１４・・・第４のフォトレジスト層、１５・・・第４
のイオン注入層、１６・・・第５のフォトレジスト層、
１７・・・第５のイオン注入層。
に適用した第１の実施例の構造およびその製法を説明す
るために工程順に示した断面図、第２図（ａ）〜（ｅ）
は本発明の第２の実施例およびその製造法を説明するた
めに工程順に示した可変容量ダイオードの断面図、第３
図（ａ）〜（ｅ）は従来の可変容量ダイオードの一例お
よびその製造法を説明するために工程順に示した断面図
である。 １・・・Ｎ型半導体基板、２・・・第１の酸化膜層、３
・・・ガードリング拡散層、４・・・第２の酸化膜層、
５・・・第３の酸化膜層、６・・・第１のフォトレジス
ト層、７・・・第１のイオン注入層、８・・・第２の７
オトレジスト層、９・・・第２のイオン注入層、１０・
・・第３のフォトレジスト層、１１・・・第３のイオン
注入層、１２・・・窒化膜層、１３・・・アノード電極
、１４・・・第４のフォトレジスト層、１５・・・第４
のイオン注入層、１６・・・第５のフォトレジスト層、
１７・・・第５のイオン注入層。
Claims (1)
- 第１導電型半導体基板に形成された第１導電型の高濃
度領域と、該高濃度領域内に形成された第２導電型の高
濃度領域を有する半導体装置に於いて、前記第２導電型
領域と、前記第１導電型領域の表面境界部に低濃度の領
域を設けることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28248990A JPH04155971A (ja) | 1990-10-19 | 1990-10-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28248990A JPH04155971A (ja) | 1990-10-19 | 1990-10-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04155971A true JPH04155971A (ja) | 1992-05-28 |
Family
ID=17653108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28248990A Pending JPH04155971A (ja) | 1990-10-19 | 1990-10-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04155971A (ja) |
-
1990
- 1990-10-19 JP JP28248990A patent/JPH04155971A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0134166A1 (en) | Wafer fabrication by implanting through protective layer | |
| JP2000049167A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| GB2037073A (en) | Method of producing a metal-semiconductor fieldeffect transistor | |
| JP2001284605A (ja) | ショットキーダイオード | |
| US6040219A (en) | Method of fabricating power semiconductor device using semi-insulating polycrystalline silicon (SIPOS) film | |
| JPH04155971A (ja) | 半導体装置 | |
| KR970053502A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| JPH0472771A (ja) | Ｍｏｓｆｅｔ | |
| JP2730650B2 (ja) | 半導体装置の製造方法 | |
| US5747354A (en) | Semiconductor device having an improved anti-radioactivity and method of fabricating the same | |
| KR101415599B1 (ko) | Pn 접합 다이오드 제조방법 | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| JPH05235346A (ja) | 半導体装置及びその製造方法 | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| JP2606444B2 (ja) | 半導体装置の製造方法 | |
| JP4170228B2 (ja) | 高電圧ヘテロ接合バイポーラトランジスタの有効なエッジ終端を生成するためのイオン注入および浅いエツチング | |
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JPH01309320A (ja) | 半導体装置の製造方法 | |
| EP1035566A2 (en) | Method for forming a buried doped layer with connecting portions within a semiconductive device | |
| TWI536433B (zh) | 金氧半ｐ－ｎ接面二極體及其製作方法 | |
| KR0154307B1 (ko) | 반도체장치의 제조방법 | |
| JPH098062A (ja) | 半導体装置の製造方法 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 |