JPH04152713A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH04152713A JPH04152713A JP2279879A JP27987990A JPH04152713A JP H04152713 A JPH04152713 A JP H04152713A JP 2279879 A JP2279879 A JP 2279879A JP 27987990 A JP27987990 A JP 27987990A JP H04152713 A JPH04152713 A JP H04152713A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- damping
- resistor
- chip
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000013016 damping Methods 0.000 abstract description 31
- 230000005540 biological transmission Effects 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100532062 Pyrococcus furiosus (strain ATCC 43587 / DSM 3638 / JCM 8422 / Vc1) rtc gene Proteins 0.000 description 1
- 101150095447 rtcA gene Proteins 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチップ内に可変ダンピング抵抗を設けることに
よって、出力信号のノイズや必要とされる出力電流の大
きさに応じて、最適な出力信号が得られるようにした半
導体集積回路装置に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a variable damping resistor in the chip to adjust the output signal to the optimum level according to the noise of the output signal and the magnitude of the required output current. The present invention relates to a semiconductor integrated circuit device that provides the following.
し従来の技術】
一般に、チップからの出力信号にはリンギングノイズと
呼ばれる共振現象によって生じるノイズ成分が含まれて
いるが、これを減少させるために従来は、ダンピング抵
抗と呼ばれる制動作用を持った抵抗をチップの出力端子
に直列に設けられていた。[Prior Art] Generally, the output signal from a chip contains a noise component caused by a resonance phenomenon called ringing noise, but in order to reduce this, conventionally, a resistor with a damping action called a damping resistor has been used. was provided in series with the output terminal of the chip.
第２図は従来のダンピング抵抗付回路の回路図である
図において、＋１）はチップ内部の出力／＜ソファ、（
２）はチップ外部に設けたダンピング抵抗で、これらは
出力パッド（８）を介して直列に接続されている。Figure 2 is a circuit diagram of a conventional circuit with a damping resistor, where +1) is the output inside the chip/< sofa, (
2) is a damping resistor provided outside the chip, and these are connected in series via an output pad (8).
従来のダンピング抵抗付回路は上記のようにチップ外部
に接続されているので、最適な出力信号を得るためにダ
ンピング抵抗を取り換えて最適な抵抗値を選択するよう
にしていた。Conventional circuits with damping resistors are connected to the outside of the chip as described above, so in order to obtain an optimal output signal, the damping resistor must be replaced to select an optimal resistance value.
〔発明が解決しようとする１１題］
従来のダンピング抵抗付回路は以上のように構成されて
いたので、最適な値のダンピング抵抗をユーザーが用意
する必要があり、その抵抗をチップの外部に設けなけれ
ばならずまた、ダンピング抵抗の値を変更したいときに
はユーザーが機械的にその変更を行わなければならない
という問題点があった。[11 Problems to be Solved by the Invention] Conventional circuits with damping resistors were configured as described above, so it was necessary for the user to prepare a damping resistor with an optimal value, and the resistor was provided outside the chip. Furthermore, when the user wants to change the value of the damping resistance, there is a problem in that the user must mechanically change the value.
本＠明は上記のような問題点を解消するためになされた
もので、ダンピング抵抗をチップ外に設けるという煩わ
しさがなく、またその抵抗値の選択が電気信号によって
行え、さらに後で抵抗値を変更したいような場合にも、
電気的制御によって何度でも変更が可能な半導体集積回
路装置を得るとと′を目的とする。This book was developed in order to solve the above problems, and there is no need to provide a damping resistor outside the chip, and the resistance value can be selected using an electrical signal, and the resistance value can be changed later. Also, if you want to change
The object of the present invention is to obtain a semiconductor integrated circuit device which can be changed any number of times by electrical control.
［課題を解決するための手段］
本発明に係る半導体集積回路装置は、ポリシリコンある
いは拡散抵抗等によって形成された複数の抵抗と、この
各抵抗の使用、未使用を選択するための複数のトランス
ミッションゲートと、このトランスミッションゲートを
オン、オフさせるための制御回路を設けたものである。[Means for Solving the Problems] A semiconductor integrated circuit device according to the present invention includes a plurality of resistors formed of polysilicon or diffused resistors, and a plurality of transmissions for selecting whether to use or not to use each of the resistors. It is equipped with a gate and a control circuit for turning the transmission gate on and off.
［作用］
本発明におけるダンピング抵抗は、ポリシリコンあるい
は拡散抵抗によって形成され、この抵抗を分割するよう
に抵抗と並列に設けた複数のトランスミッションゲート
のオン、オフを利用して回路動作に影響するダンピング
抵抗の値を可変とし、また、トランスミッションゲート
のオン・オフは制御回路によって行い、実使用時にはト
ランスミッションゲートのオン・オフ状態が固定され、
チップを使用しないときにはトランスミッションゲート
のオン・オフが可能とし、このようにして設定したダン
ピング抵抗によってリンギングノイズを最小に抑える。[Function] The damping resistor in the present invention is formed of polysilicon or diffused resistor, and damping that affects circuit operation by using the on/off states of a plurality of transmission gates provided in parallel with the resistor so as to divide the resistor. The value of the resistance is variable, and the transmission gate is turned on and off by the control circuit, and the on/off state of the transmission gate is fixed during actual use.
The transmission gate can be turned on and off when the chip is not in use, and the damping resistor set in this way minimizes ringing noise.
〔実施例］
以下、本発明の一実施例を図について説明するつ第１図
は本発明の一実施例である可変ダンピング抵抗回路の回
路図で、図において、（１）は出力バッファ、（３Ａ）
（３Ｂ）・・・はポリシリコンあるいは拡散抵抗に
よって形成された分割抵抗、（４Ａ） 、 （４Ｂ）・
・ハトランスミッションゲート、（５Ａ） 、 （５Ｂ
）・・・はトランスミッションゲート（４Ａ） 、 （
４Ｂ）・・・の制御回路を構成するクラッチ、（６Ａ）
、 （６Ｂ）・・・は トランスミッションゲート（
４Ａ＋ 、 （４Ｂ）・・・をオン−オフさせるための
信号をクラッチ（５Ａ） 、 （５Ｂ）・・・に送るた
めの入力端子、（７）は制御回路であるクラッチ（５Ａ
）（５Ｂ）・−・を動作状態、非動作状態にする制御信
号を送るための制御信号入力端子である。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings. Fig. 1 is a circuit diagram of a variable damping resistance circuit which is an embodiment of the present invention. In the figure, (1) is an output buffer, ( 3A)
(3B)... are divided resistors formed by polysilicon or diffused resistors, (4A), (4B)...
・Ha transmission gate, (5A), (5B
)... is the transmission gate (4A), (
4B) Clutch that constitutes the control circuit of... (6A)
, (6B)... is the transmission gate (
4A+, (4B)... to the clutches (5A), (5B)..., and (7) is the control circuit for the clutch (5A+).
) (5B) -- is a control signal input terminal for sending a control signal to set the terminals in an operating state or a non-operating state.
ダンピング抵抗の分割抵抗（３ｋ＞ 、 （３Ｂ）・・
・の各々に並列トランスミッションゲート（４Ａ） 、
（４Ｂ）・・・が接続されており、これらの各トラン
スミッションゲート（４Ａ１ 、 （４Ｂ）・・・に対
応するクラッチ（５Ａ） 、 （５Ｂ）・・・の各出力
が、トランスミッションゲート（４Ａ）、 （４３）・
・・のゲートに接続されている。また、各クラッチ＜５
Ａ） 、 （５Ｂ）・・・の制御信号の入力部は、総て
制御信号入力端子（７）に接続されており、１つの端子
で総てのクラッチ（５Ａ） 、 （５Ｂ）・・・を動作
状態非動作状匙に切り換えられるようになっている。Divide resistance of damping resistance (3k>, (3B)...
・Parallel transmission gates (4A) for each of the
(4B)... are connected, and each output of the clutch (5A), (5B)... corresponding to each transmission gate (4A1, (4B)...) is connected to the transmission gate (4A). , (43)・
It is connected to the gate of... Also, each clutch <5
The control signal input parts of A), (5B), etc. are all connected to the control signal input terminal (7), and all the clutches (5A), (5B),... are connected to the control signal input terminal (7) with one terminal. It is possible to switch between the operating state and the non-operating state.
次に動作について説明する。ダンピング抵抗の分割抵抗
（３Ａ＋ 、 （３Ｂ） ・・・の抵抗値をそれぞｈｒ
ｌ、ｒＢ、ｔた）ランスミツションゲー） １’４Ａ）
、 （４Ｂ）・・・のオン抵抗をそれぞれｒＴＧＡ＋
ｒＴＧＢ・・・とし、今、分割抵抗（３Ａ）は使用せず
、それ以外の総ての抵抗（３Ｂ）・・・を使用する場合
を考える。クラッチ（５Ａ） 。Next, the operation will be explained. The resistance value of the damping resistor division resistor (3A+, (3B)...) is hr
l, rB, t) Transmission game) 1'4A)
, (4B)..., respectively rTGA+
rTGB..., and now consider a case where the dividing resistor (3A) is not used, but all other resistors (3B)... are used. Clutch (5A).
（５Ｂ）・・・を動作状態とするために制御信号入力端
子＋７１ Ｋ ’Ｌ＠の電位を与える。すると、各クラ
ッチ（５Ａ）、 （５Ｂ）・・・は動作状態になり、入
力端子（６Ａ）（６Ｂ）・・・（７）信号ヲ）ランスミ
ッションゲート（４Ａ） 。(5B) Apply the potential of control signal input terminal +71 K'L@ to put it into an operating state. Then, each clutch (5A), (5B)... becomes operational, and the input terminal (6A) (6B)... (7) signal is transmitted to the transmission gate (4A).
（４Ｂ）・・・に伝えるので、入力端子（６Ａ）には“
Ｈ”の電位を、それ以外の入力端子（６Ｂ）・・・には
”Ｌ”の電位を与えることによって、トランスミッショ
ンゲート（４Ａ）ｔｄｔンし、それ以外のトフンヌミッ
ションゲー） （４Ｂ）・・・はオフする。この結果、
出力バッファ（１）と出力端子間には全体の抵抗Ｒ＝
ｒＴｃＡ＋（ｒＢ＋・）［Ω］が直列にダンピング抵抗
として接続される。(4B)..., so the input terminal (6A) is "
By applying a potential of "H" to the other input terminals (6B)..., a potential of "L" is applied to the transmission gate (4A), and the other input terminals (6B)... ...is turned off.As a result,
Between the output buffer (1) and the output terminal, the total resistance R=
rTcA+(rB+·) [Ω] is connected in series as a damping resistor.
このようにして、抵抗の最大値ＲｍａＸ ＝ｒＡ＋ｒＢ
＋・・［Ω］から最小ｆｆｌ Ｒ＋ｎ１ｎ＝ｒｔｃＡ＋
ｒｔｃｓ＋−１０］の範囲でダンピング抵抗値を選択で
きる。In this way, the maximum value of resistance RmaX = rA + rB
+...[Ω] to minimum ffl R+n1n=rtcA+
The damping resistance value can be selected within the range of [rtcs+-10].
また、抵抗の選択が終了した後は、クラッチの制御信号
入力端子（７）に“Ｂ”の電位を与えることで、各クラ
ッチ（５Ａ） 、 （５Ｂ）・・は非動作状態となり、
抵抗の選択結果はそのまま電気的に固定されるので、抵
抗選択時に使用した入力端子（６Ａ） 、 （６Ｂ）・
・・は、ユーザーの利用する端子としてそのまま使用可
能である。Furthermore, after the resistance selection is completed, each clutch (5A), (5B), etc. becomes inoperative by applying a potential of "B" to the control signal input terminal (7) of the clutch.
The resistance selection result is electrically fixed as it is, so the input terminals (6A), (6B), and
... can be used as is as a terminal for the user.
なお上記実施例では制御回路としてクラッチ（５Ａ）
（５Ｂ）・・・を使用した場合を示したが、ヌイツチ、
ンク素子であるトランスミッションゲート（４Ａ） 。In the above embodiment, a clutch (5A) is used as the control circuit.
(5B) The case where... is used is shown, but Nuittsuchi,
transmission gate (4A), which is a link element.
’（４Ｂ）・・・をオン・オフできればどのような回路
でもよく、また、ダンピング抵抗の分割抵抗（３Ａ）
（３Ｂ）−・はかならずしも直列接続ではなく、抵抗値
が変化できるような接続であればよいことはいうまでも
ない。'(4B)... Any circuit can be used as long as it can turn on and off, and the dividing resistor (3A) of the damping resistor
It goes without saying that (3B)-- is not necessarily connected in series, but may be any connection that allows the resistance value to be changed.
以上のように本発明によれば、従来チップ外部に設けて
いたダンピング抵抗をチップの内部に設けしかもその抵
抗値を電気的に可変としたので、ユーザーはダンピング
抵抗を用意する必要が無くなり、かつ、最適なダンピン
グ抵抗値の選択が簡便に行え、また精度の高い６力信号
が得られ、さらに抵抗選択時に使用する入力端子は、ユ
ーザーの使用する入力端子と共用するので、入出力端子
数を減らさずに抵抗値の設定が行えるなどの効果がある
っAs described above, according to the present invention, the damping resistor, which was conventionally provided outside the chip, is provided inside the chip, and its resistance value is electrically variable. Therefore, the user does not need to prepare a damping resistor, and , the optimum damping resistance value can be easily selected, a highly accurate six-power signal can be obtained, and the input terminals used when selecting the resistor are shared with the input terminals used by the user, so the number of input/output terminals can be reduced. It has the effect of being able to set the resistance value without reducing it.
第１図は本発明の一実施例を示す可変ダンピング抵抗回
路の回路図 第２図は従来のダンピング抵抗付回路の回
路図である。
図において、（１）は出力バッファ、（３Ａ） 、 （
３Ｂ）・−・はダンピング抵抗の分割抵抗、（４Ａ）
、 （４Ｂ）・・・はトランスミッションゲート、（５
Ａ） 、 （５Ｂ）・・・はＤラッチ、（６Ａ） 、
（６Ｂ）・・・は入力端子、（７）は制御信号入力端子
、（８）は出力パッドを示す。
なお、図中、同一符号は同一、または相当部分を示す。FIG. 1 is a circuit diagram of a variable damping resistor circuit showing an embodiment of the present invention. FIG. 2 is a circuit diagram of a conventional damping resistor circuit. In the figure, (1) is the output buffer, (3A), (
3B) -- is the dividing resistance of the damping resistor, (4A)
, (4B)... is the transmission gate, (5
A), (5B)... are D latch, (6A),
(6B) . . . indicates an input terminal, (7) a control signal input terminal, and (8) an output pad. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
された抵抗と、この抵抗に並列に接続されたスイッチン
グ素子と、このスイッチング素子をオン・オフさせるた
めの制御回路を備えたことを特徴とする半導体集積回路
装置。A semiconductor comprising a resistor connected in series or in parallel between an output buffer and an output pad, a switching element connected in parallel to the resistor, and a control circuit for turning on and off the switching element. Integrated circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279879A JPH04152713A (en) | 1990-10-16 | 1990-10-16 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279879A JPH04152713A (en) | 1990-10-16 | 1990-10-16 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04152713A true JPH04152713A (en) | 1992-05-26 |
Family
ID=17617213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2279879A Pending JPH04152713A (en) | 1990-10-16 | 1990-10-16 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04152713A (en) |
-
1990
- 1990-10-16 JP JP2279879A patent/JPH04152713A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07182078A (en) | System and operating method for data processing | |
| JPS6028449B2 (en) | variable attenuator | |
| JP2781375B2 (en) | Switch circuit for signal path selection | |
| JPH04152713A (en) | Semiconductor integrated circuit device | |
| US5107145A (en) | High speed current mode logic circuit with constant logic level current | |
| JPS5987537A (en) | Controlling circuit of data having priority degree | |
| JPH10173464A (en) | Step attenuator | |
| KR100318424B1 (en) | Mode Register controlled Data Output Buffer of Semiconductor Memory Device | |
| JP2596226Y2 (en) | Automatic input / output terminal variable circuit | |
| JPH0224293Y2 (en) | ||
| JPH0698343A (en) | Integrated circuit of delay line using solid-state image sensing element | |
| JPH09211074A (en) | Semiconductor device | |
| JPH11149464A (en) | Microcomputer | |
| JP2655609B2 (en) | I / O circuit | |
| JP2536311B2 (en) | Interface circuit | |
| JP2000031799A (en) | Signal selection circuit | |
| JPH0349417A (en) | Semiconductor integrated circuit | |
| JPS60128717A (en) | Integrated circuit device | |
| JPH06324113A (en) | Semiconductor integrated circuit | |
| JPS61274511A (en) | Cmos type semiconductor integrated circuit | |
| JP2569765B2 (en) | Signal processing integrated circuit device | |
| JPH05216818A (en) | Bus circuit | |
| JP2002204271A (en) | Termination circuit of shared bus and shared bus system | |
| JPH04219011A (en) | Oscillation circuit in semiconductor integrated circuit | |
| JPH0964716A (en) | Interface circuit |