JPH0224293Y2 - - Google Patents
Info
- Publication number
- JPH0224293Y2 JPH0224293Y2 JP1983094469U JP9446983U JPH0224293Y2 JP H0224293 Y2 JPH0224293 Y2 JP H0224293Y2 JP 1983094469 U JP1983094469 U JP 1983094469U JP 9446983 U JP9446983 U JP 9446983U JP H0224293 Y2 JPH0224293 Y2 JP H0224293Y2
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- output
- input
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 description 7
- 101100134625 Arabidopsis thaliana NUP88 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Description
【考案の詳細な説明】
考案は、動作レベルの違う入出力ポート間で双
方向のデータ伝送ができるようにした双方向イン
ターフエース回路に関する。[Detailed Description of the Invention] The invention relates to a bidirectional interface circuit that enables bidirectional data transmission between input and output ports with different operating levels.
従来、第１の装置の入出力ポートと第２の装置
の入出力ポートとの動作レベルが異なる場合、例
えば出力形態が、一方がアクテイブ・ハイ、他方
がアクテイブ・ロウの場合には、その間のデータ
伝送は避けて、動作レベルが合う入出力ポート間
で双方向のデータ伝送を行うようにしている。つ
まり、異なつたチヤンネル間でのデータ伝送は避
けて、レベルが合うチヤンネル間でのみデータの
双方向伝送を行つている。 Conventionally, when the operating levels of the input/output port of a first device and the input/output port of a second device are different, for example, when one output mode is active high and the other is active low, the output mode between them is Data transmission is avoided, and bidirectional data transmission is performed between input and output ports that have matching operation levels. In other words, data transmission between different channels is avoided, and data is transmitted bidirectionally only between channels with matching levels.
本考案の目的は、このように動作レベルが異な
る入出力ポート間で、データの伝送方向に応じて
そのデータ・ラインにプルアツプ抵抗が接続さ
れ、あるいは接続されないようにして、両入出力
ポート間の動作レベルが合うようにし、双方向の
データ伝送ができるようにした双方向インターフ
エース回路を提供することである。 The purpose of this invention is to connect or not connect a pull-up resistor to the data line depending on the data transmission direction between the input and output ports with different operation levels, so that the It is an object of the present invention to provide a bidirectional interface circuit that allows two-way data transmission by matching operation levels.
以下、本考案の実施例について説明する。図は
その一実施例を示すものであり、Ａは第１の装
置、Ｂは第２の装置であり、その両装置Ａ，Ｂ間
には共通に、電源ライン１、制御ライン２、デー
タ・ライン３、およびアース・ライン４が接続さ
れ、データ・ライン３が接続される第１の装置Ａ
側の入出力ポート６には、出力素子としてアクテ
イブ・ハイのＰチヤンネルのMOS７のドレイン
が接続され、また第２の装置Ｂの入出力ポート８
には、出力素子としてアクテイブ・ロウのＮチヤ
ンネルのMOS９のドレインが接続されている。
ｘ，ｙは伝送すべきデータである。 Examples of the present invention will be described below. The figure shows an example of this, in which A is a first device and B is a second device, and both devices A and B have a power line 1, a control line 2, a data line, a first device A to which line 3 and ground line 4 are connected, and to which data line 3 is connected;
The drain of an active high P channel MOS 7 is connected to the input/output port 6 of the second device B as an output element, and the input/output port 8 of the second device B is connected to the input/output port 6 of the second device B.
is connected to the drain of an active low N-channel MOS 9 as an output element.
x, y are data to be transmitted.
そして、データ・ライン３とアース・ライン４
との間にはプルダウン用の抵抗R1が接続され、
データ・ライン３と電源ライン１の間にはスイツ
チングとしてトランジスタＱを介してプルアツプ
用の抵抗R2が接続されている。抵抗R2、R4はト
ランジスタＱのバイアス用である。 And data line 3 and ground line 4
A pull-down resistor R1 is connected between
A pull-up resistor R2 is connected between the data line 3 and the power supply line 1 via a transistor Q for switching. Resistors R 2 and R 4 are for biasing the transistor Q.
以上において、第１の装置Ａ側からデータｘを
第２の装置Ｂ側に伝送する場合には、制御ライン
２の電位をハイ・レベルに設定する。この結果、
トランジスタＱがオフして、抵抗R2は接続され
なくなる。このときは、データｘがハイ・レベル
となるとMOS７がオフ（非アクテイブ）して入
出力ポート６は抵抗R1の作用によりロウ・レベ
ルとなり、またそのデータｘがロウ・レベルとな
るとMOS７がオン（アクテイブ）して入出力ポ
ート６がハイ・レベルとなる。 In the above, when transmitting data x from the first device A side to the second device B side, the potential of the control line 2 is set to a high level. As a result,
Transistor Q is turned off and resistor R 2 is no longer connected. At this time, when data x becomes high level, MOS7 is turned off (inactive) and input/output port 6 becomes low level due to the action of resistor R1 , and when data x becomes low level, MOS7 is turned on. (active) and the input/output port 6 becomes high level.
一方、第２の装置Ｂ側からデータｙを第１の装
置Ａ側に伝送する場合には、そのデータｙのレベ
ルに応じて、制御ライン２の電位を切り換え、抵
抗R2の接続を選択する。まず、データｙがハ
イ・レベルの場合には、制御ライン２の電位もハ
イ・レベルにする。この結果トランジスタＱはオ
フとなり、抵抗R2は接続されない。よつて、デ
ータｙのハイ・レベルによつてMOS９がオン
（アクテイブ）して入出力ポート８がロウ・レベ
ルとなる。次に、データｙがロウ・レベルの場合
には、制御ライン２の電位もロウ・レベルに切り
換える。この結果トランジスタＱがオンして抵抗
R2がプルアツプ用して接続されるので、そのデ
ータｙがロウ・レベルとなることによりMOS９
がオフ（非アクテイブ）となると、入出力端子８
がハイ・レベルとなる。 On the other hand, when transmitting data y from the second device B side to the first device A side, the potential of the control line 2 is switched depending on the level of the data y, and the connection of the resistor R 2 is selected. . First, when the data y is at a high level, the potential of the control line 2 is also set at a high level. As a result, transistor Q is turned off and resistor R2 is not connected. Therefore, the MOS 9 is turned on (active) by the high level of data y, and the input/output port 8 becomes low level. Next, when the data y is at a low level, the potential of the control line 2 is also switched to a low level. As a result, transistor Q turns on and resists
Since R2 is connected for pull-up, the data y becomes low level and MOS9
becomes off (inactive), input/output terminal 8
becomes high level.
以上のように、第１の装置Ａ側から第２の装置
Ｂ側にデータｘを伝送する時には、制御ライン２
の電位をハイ・レベルにすれば良く、また第２の
装置Ｂ側から第１の装置Ａ側にデータｙを伝送す
る時には、出力形態がアクテイブの時制御ライン
２をハイ・レベルに、非アクテイブのとき制御ラ
インをロウ・レベルにすれば良い。これにより、
双方向でデータ・ライン３の動作レベルが一致す
るようになる。 As described above, when transmitting data x from the first device A side to the second device B side, the control line 2
It is sufficient to set the potential of the control line 2 to a high level, and when transmitting data y from the second device B side to the first device A side, the control line 2 should be set to a high level when the output form is active, and when the output form is inactive. The control line should be set to low level when . This results in
The operating level of data line 3 becomes the same in both directions.
なお、以上はトランジスタＱにPNP型のもの
を使用したが、NPN型のものを使用した場合に
は、制御ライン２の電位を上記と逆に制御する必
要がある。 Note that although a PNP type transistor is used for the transistor Q in the above example, if an NPN type transistor is used, it is necessary to control the potential of the control line 2 in the opposite manner to the above.
以上から本考案によれば、データを伝送する２
個の装置の各々の出力形態がアクテイブ・ハイと
アクテイブ・ロウというように異なる場合には、
データ・ラインの動作レベルを双方向で一致させ
ることができるという特徴がある。またプルアツ
プ用抵抗の接続は、第２の装置側から送るデータ
に応じて切り換えるので、その切り換えにそのデ
ータを直接利用することができる。 From the above, according to the present invention, two
If the output form of each device is different, such as active high and active low,
A feature is that the operating levels of the data lines can be matched in both directions. Furthermore, since the connection of the pull-up resistor is switched according to the data sent from the second device side, the data can be directly used for the switching.
図は本考案の一実施例の双方向インターフエー
ス回路を使用した２個の装置間のデータ伝送回路
図である。
Ａ……第１の装置、Ｂ……第２の装置、１……
電源ライン、２……制御ライン、３……データ・
ライン、４……アース・ライン、６……入出力ポ
ート、７……ＰチヤンネルのMOS、８……入出
力ポート、９……ＮチヤンネルのMOS、R1……
プルダウン用の抵抗、R2……プルアツプ用の抵
抗。
The figure is a diagram of a data transmission circuit between two devices using a bidirectional interface circuit according to an embodiment of the present invention. A...First device, B...Second device, 1...
Power line, 2...control line, 3...data/
Line, 4...Earth line, 6...I/O port, 7...P channel MOS, 8...I/O port, 9...N channel MOS, R 1 ...
Resistor for pull-down, R 2 ... Resistor for pull-up.
Claims (1)
トの出力形態がアクテイブ・ハイの第１の装置
と、出力素子がオープンドレイン形式で入出力ポ
ートの出力形態がアクテイブ・ロウの第２の装置
と、上記第１の装置と上記第２の装置の間に接続
されるデータ・ライン、電源ライン、アースライ
ン、および制御ラインとからなる装置において、 上記電源ラインと上記データ・ラインとの間に
スイツチング素子を介してプルアツプ用抵抗を接
続すると共に、上記データ・ラインと上記アー
ス・ラインとの間にプルダウン抵抗を常時接続
し、上記スイツチング素子を上記第２の装置の出
力形態が非アクテイブのときのみオンさせるよう
にしたことを特徴とする双方向インターフエース
回路。[Claims for Utility Model Registration] A first device in which the output element is an open drain type and the output form of the input/output port is active high, and the output element is an open drain type and the output form of the input/output port is active low. A device comprising a second device, a data line, a power line, a ground line, and a control line connected between the first device and the second device, wherein the power line and the data line are connected to each other. A pull-up resistor is connected between the data line and the ground line through a switching element, and a pull-down resistor is always connected between the data line and the ground line, and the switching element is connected to the output mode of the second device. A bidirectional interface circuit characterized in that it is turned on only when it is inactive.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9446983U JPS604055U (en) | 1983-06-20 | 1983-06-20 | Bidirectional interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9446983U JPS604055U (en) | 1983-06-20 | 1983-06-20 | Bidirectional interface circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604055U JPS604055U (en) | 1985-01-12 |
| JPH0224293Y2 true JPH0224293Y2 (en) | 1990-07-03 |
Family
ID=30226119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9446983U Granted JPS604055U (en) | 1983-06-20 | 1983-06-20 | Bidirectional interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604055U (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518775A (en) * | 1978-07-26 | 1980-02-09 | Nippon Denso Co Ltd | Data transfer system |
| JPS5613852A (en) * | 1979-07-13 | 1981-02-10 | Sanyo Electric Co Ltd | Two-way data bus |
| JPS5684053A (en) * | 1979-12-12 | 1981-07-09 | Nec Corp | Input-output control system of two-way digital transmission line |
-
1983
- 1983-06-20 JP JP9446983U patent/JPS604055U/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518775A (en) * | 1978-07-26 | 1980-02-09 | Nippon Denso Co Ltd | Data transfer system |
| JPS5613852A (en) * | 1979-07-13 | 1981-02-10 | Sanyo Electric Co Ltd | Two-way data bus |
| JPS5684053A (en) * | 1979-12-12 | 1981-07-09 | Nec Corp | Input-output control system of two-way digital transmission line |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS604055U (en) | 1985-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563124U (en) | Differential line driver | |
| CA2077602A1 (en) | Low voltage swing output mos circuit for driving an ecl circuit | |
| EP0651513B1 (en) | Integrated circuit with bidirectional pin | |
| JPH0224293Y2 (en) | ||
| JPS6120421A (en) | Semiconductor integrated circuit | |
| JPS58215134A (en) | Inverter circuit | |
| JP3543364B2 (en) | Microcomputer input / output circuit | |
| JP2917323B2 (en) | Alarm output circuit of communication device | |
| JPS6155809B2 (en) | ||
| KR880001872Y1 (en) | Multi-drop transmission method | |
| JPH02266609A (en) | Set-reset type flip-flop circuit | |
| JPH053006B2 (en) | ||
| JPH03206711A (en) | Input buffer circuit | |
| KR890001420Y1 (en) | Series communication control circuit | |
| JPS6022688Y2 (en) | signal transmission device | |
| JPS5873256A (en) | Transmission and reception circuit | |
| JPS6052734U (en) | High frequency signal switching device | |
| JPS57132455A (en) | Communication controlling system | |
| JPS60242721A (en) | Cmos load circuit | |
| JPS5871250U (en) | Stereo receiver blend circuit | |
| JPH05315933A (en) | Output circuit | |
| JPS6331450U (en) | ||
| JPS6053324B2 (en) | integrated circuit device | |
| JPS6053323B2 (en) | integrated circuit device | |
| JPS60253352A (en) | Interface circuit |