JPH05315933A - Output circuit - Google Patents

Output circuit

Info

Publication number
JPH05315933A
JPH05315933A JP4148264A JP14826492A JPH05315933A JP H05315933 A JPH05315933 A JP H05315933A JP 4148264 A JP4148264 A JP 4148264A JP 14826492 A JP14826492 A JP 14826492A JP H05315933 A JPH05315933 A JP H05315933A
Authority
JP
Japan
Prior art keywords
power supply
diode
back gate
output
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4148264A
Other languages
Japanese (ja)
Inventor
Kazutoki Takai
一兆 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4148264A priority Critical patent/JPH05315933A/en
Publication of JPH05315933A publication Critical patent/JPH05315933A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

PURPOSE:To prevent the inflow current into a power supply or ground even when voltage is impressed to an output terminal at the OFF of a unit by connecting a diode between the back gate of a PMOS transistor(TR) and the power supply. CONSTITUTION:Although the back gate 9 of the open drain type PMOS TR 1 is connected to the power supply 4 in a normal state, the state is equivalent to the connection of a parasitic diode 3 in structure. When voltage is impressed to the output terminal 4 in the OFF state of the power supply 4, a current is allowed to flow into the power supply 4 through the diode 3. Since the diode 2 is connected between the back gate 9 and the power supply 4 so that its anode is turned to the power supply side however, a diode 2 becomes a reverse bias state and no current flows into the power supply 4. Thereby even if the power supply 4 is turned off, the generation of bad influence upon another apparatus can be prevented because no current flows from the output terminal 6 into the other appartus through the power supply 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、オープンドレイン形
の出力回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an open drain type output circuit.

【0002】[0002]

【従来の技術】図5は従来のPMOSトランジスタを用
いたオープンドレイン形の出力回路である。図におい
て、1はPMOSトランジスタであり、そのソースが電
源端子4に接続されている。3はPMOSトランジスタ
1の寄生ダイオードであり、PMOSトランジスタ1の
ドレインからバックゲート側に電流を流す向きに寄生す
る。また、4は電源端子、5はPMOSトランジスタ1
のゲート、6はこの出力回路の信号が出力される出力端
子、9はPMOSトランジスタ1のバックゲートであ
る。
2. Description of the Related Art FIG. 5 shows an open drain type output circuit using a conventional PMOS transistor. In the figure, 1 is a PMOS transistor, the source of which is connected to the power supply terminal 4. Reference numeral 3 denotes a parasitic diode of the PMOS transistor 1, which is parasitic in a direction in which a current flows from the drain of the PMOS transistor 1 to the back gate side. Further, 4 is a power supply terminal, 5 is a PMOS transistor 1
, 6 is an output terminal from which a signal of this output circuit is output, and 9 is a back gate of the PMOS transistor 1.

【0003】また、図6は従来のNMOSトランジスタ
を用いたオープンドレイン形の出力回路である。図にお
いて、7はNMOSトランジスタであり、そのソースが
グランド8に接続されている。3はNMOSトランジス
タ7の寄生ダイオードであり、NMOSトランジスタ7
のドレインからバックゲート側に電流を流す向きに寄生
する。また、8はグランド、5はNMOSトランジスタ
7のゲート、6はこの出力回路の信号が出力される出力
端子、9はNMOSトランジスタ7のバックゲートであ
る。
FIG. 6 shows an open drain type output circuit using a conventional NMOS transistor. In the figure, 7 is an NMOS transistor, the source of which is connected to the ground 8. 3 is a parasitic diode of the NMOS transistor 7,
Parasitic in the direction of current flow from the drain to the back gate side. Further, 8 is a ground, 5 is a gate of the NMOS transistor 7, 6 is an output terminal for outputting a signal of this output circuit, and 9 is a back gate of the NMOS transistor 7.

【0004】次にその動作についてLAN(Local Area
Network)伝送路への信号の出力回路として使用された場
合を例にとって説明する。
Next, regarding the operation, a LAN (Local Area)
(Network) A case of being used as an output circuit of a signal to a transmission line will be described as an example.

【0005】図3は一般的なバス型のLAN伝送路およ
びこれに接続された機器を模式的に示すもので、その出
力回路に、図5に示すPMOSトランジスタを用いたオ
ープンドレイン形の回路を用いたものである。図におい
て、61は複数の機器がデータのやりとりを行なうため
のバスライン、70はその終端抵抗、31,32はデー
タ端末,プリンタ等の周辺機器、11,12は周辺機器
31,32のデータをバスライン61に出力するための
ドライバ、21,22はドライバ11,12を制御する
ためのコントローラ、である。51,52は周辺機器3
1,32、コントローラ21,22およびドライバ1
1,12からなるユニット、41,42はユニット5
1,52の電源である。
FIG. 3 schematically shows a general bus type LAN transmission line and devices connected thereto. The output circuit thereof is an open drain type circuit using PMOS transistors shown in FIG. Used. In the figure, 61 is a bus line for a plurality of devices to exchange data, 70 is a terminating resistor, 31 and 32 are peripheral devices such as data terminals and printers, and 11 and 12 are data of the peripheral devices 31 and 32. Drivers 21 and 22 for outputting to the bus line 61 are controllers for controlling the drivers 11 and 12. 51 and 52 are peripheral devices 3
1, 32, controllers 21, 22 and driver 1
Units 1 and 12, 41 and 42 are units 5
1, 52 power supplies.

【0006】次にその動作について説明する。ユニット
51,52がバスラインに複数個接続されたLAN伝送
路において、ドライバ11,12の出力にオープンドレ
イン出力のPMOSトランジスタを用いた場合、トラン
ジスタがオンすると電流が流れ、終端抵抗70によりバ
スライン61が“H”となる。トランジスタがオフする
と終端抵抗70によりプルダウンされているため、バス
ラインは“L”となる。従って、コントローラ21,2
2によりドライバ11,12をオン/オフすることによ
りバスラインを駆動し周辺機器間で相互にデータを送る
ことができる。
Next, the operation will be described. In a LAN transmission line in which a plurality of units 51 and 52 are connected to a bus line, when an open drain output PMOS transistor is used for the output of the drivers 11 and 12, a current flows when the transistor turns on, and the termination resistor 70 causes the bus line. 61 becomes "H". When the transistor is turned off, the bus line becomes "L" because it is pulled down by the terminating resistor 70. Therefore, the controllers 21, 2
By turning on / off the drivers 11 and 12 by 2, the bus line can be driven and data can be mutually sent between the peripheral devices.

【0007】また、図4は一般的なバス型のLAN伝送
路およびこれに接続された機器を模式的に示すもので、
その出力回路に、図6に示すNMOSトランジスタを用
いたオープンドレイン形の回路を用いたものである。図
において、61は複数の機器がデータのやりとりを行な
うためのバスライン、170はそのプルアップ抵抗、4
3はバスライン61のプルアップ用の電源、31,32
はデータ端末,プリンタ等の周辺機器、11,12は周
辺機器31,32のデータをバスライン61に出力する
ためのドライバ、21,22はドライバ11,12を制
御するためのコントローラである。51,52は周辺機
器31,32、コントローラ21,22およびドライバ
11,12からなるユニット、141,142はユニッ
ト51,52のグランドである。
FIG. 4 schematically shows a general bus type LAN transmission line and devices connected to it.
The output circuit is an open drain type circuit using the NMOS transistor shown in FIG. In the figure, 61 is a bus line for a plurality of devices to exchange data, 170 is its pull-up resistor, 4
3 is a power supply for pulling up the bus line 61, 31, 32
Are peripheral devices such as data terminals and printers, 11 and 12 are drivers for outputting data of the peripheral devices 31 and 32 to the bus line 61, and 21 and 22 are controllers for controlling the drivers 11 and 12. Reference numerals 51 and 52 are units including peripheral devices 31 and 32, controllers 21 and 22 and drivers 11 and 12, and 141 and 142 are grounds of the units 51 and 52.

【0008】次に動作について説明する。ユニット5
1,52がバスラインに複数個接続されたLAN伝送路
において、ドライバ11,12の出力にオープンドレイ
ン出力のNMOSトランジスタを用いた場合、トランジ
スタがオンすると電流が流れ、プルアップ抵抗170に
よりプルアップされていたバスライン61が“L”とな
る。トランジスタがオフするとバスライン61はプルア
ップ抵抗170によりプルアップされたままとなるた
め、バスラインは“H”となる。従って、コントローラ
21,22によりドライバ11,12をオン/オフする
ことによりバスラインを駆動し周辺機器間で相互にデー
タを送ることができる。
Next, the operation will be described. Unit 5
In a LAN transmission line in which a plurality of bus lines 1 and 52 are connected, when an NMOS transistor having an open drain output is used for the output of the drivers 11 and 12, a current flows when the transistor is turned on, and a pull-up resistor 170 pulls up. The bus line 61 which has been operated becomes "L". When the transistor is turned off, the bus line 61 remains pulled up by the pull-up resistor 170, so that the bus line becomes "H". Therefore, by turning the drivers 11 and 12 on and off by the controllers 21 and 22, the bus lines can be driven and data can be mutually sent between the peripheral devices.

【0009】[0009]

【発明が解決しようとする課題】従来の装置は以上のよ
うに構成されているので、ユニットの電源がオフしてい
るとき出力端子に電圧が加わるとトランジスタの寄生ダ
イオードを通してドライバの電源側やグランド側に電流
が流れ、コントローラ,周辺機器に悪影響を及ぼすこと
があった。
Since the conventional device is constructed as described above, when a voltage is applied to the output terminal when the power supply of the unit is off, the parasitic diode of the transistor is used to connect the power supply side of the driver and the ground. Current may flow to the side, which may adversely affect the controller and peripheral devices.

【0010】この発明は、上記のような問題点を解消す
るためになされたもので、ユニットの電源オフ時に出力
端子に電圧が加わっても電源やグランドに電流が流れ込
むのを防止することのできる出力回路を得ることを目的
とする。
The present invention has been made in order to solve the above problems, and can prevent a current from flowing into the power supply or the ground even when a voltage is applied to the output terminal when the power supply of the unit is turned off. The purpose is to obtain an output circuit.

【0011】[0011]

【課題を解決するための手段】この発明に係る出力回路
は、ソースとバックゲートが電源に接続され、ドレイン
が出力となるオープンドレイン出力のPMOSトランジ
スタに、そのバックゲートと電源間に、アノードが電源
側となるようにダイオードを接続したものである。
According to an output circuit of the present invention, a source and a back gate are connected to a power supply and an open drain output PMOS transistor whose drain serves as an output is provided with an anode between the back gate and the power supply. The diode is connected to the power supply side.

【0012】また、この発明に係る出力回路は、ソース
とバックゲートがグランドに接続され、ドレインが出力
となるオープンドレイン出力のNMOSトランジスタ
に、そのバックゲートとグランド間に、アノードがグラ
ンド側となるようにダイオードを接続したものである。
Further, in the output circuit according to the present invention, the source and the back gate are connected to the ground, and the drain is an open drain output NMOS transistor, and the anode is on the ground side between the back gate and the ground. The diode is connected like this.

【0013】[0013]

【作用】この発明における半導体装置は、上述のように
構成したことにより、出力端子に電圧が加わってもバッ
クゲートと電源間に接続したダイオードが逆バイアス状
態となるため、電源に電流が流れ込むのを防止する。
With the semiconductor device according to the present invention configured as described above, even if a voltage is applied to the output terminal, the diode connected between the back gate and the power supply is in a reverse bias state, so that a current flows into the power supply. Prevent.

【0014】また、この発明における半導体装置は、上
述のように構成したことにより、出力端子に電圧が加わ
ってもバックゲートとグランド間に接続したダイオード
が逆バイアス状態となるため、グランドに電流が流れ込
むのを防止する。
Further, since the semiconductor device according to the present invention is configured as described above, the diode connected between the back gate and the ground is in a reverse bias state even when a voltage is applied to the output terminal, so that a current flows to the ground. Prevent it from flowing.

【0015】[0015]

【実施例】以下この発明の一実施例を図について説明す
る。図1はこの発明の一実施例による出力回路を示す。
図において、1はオープンドレイン形式のPMOSトラ
ンジスタ、2はPMOSトランジスタ1のソースとバッ
クゲート間に、アノードがソースにカソードがバックゲ
ートに接続されるように挿入されたダイオード、3はP
MOSトランジスタ1のドレインからバックゲートに向
けて電流が流れるように寄生する寄生ダイオード、4は
電源、5はPMOSトランジスタ1のゲート、6は出力
端子、9はPMOSトランジスタ1のバックゲートであ
る。なお、ダイオード2はトランジスタ1と同一のウエ
ハ内に形成してもよいし、それぞれ個別の素子で実現し
てもよい。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows an output circuit according to an embodiment of the present invention.
In the figure, 1 is an open drain type PMOS transistor, 2 is a diode inserted between the source and back gate of the PMOS transistor 1, the anode is connected to the source and the cathode is connected to the back gate, and 3 is P
A parasitic diode 4 that parasitizes a current from the drain of the MOS transistor 1 toward the back gate, 4 is a power source, 5 is a gate of the PMOS transistor 1, 6 is an output terminal, and 9 is a back gate of the PMOS transistor 1. The diode 2 may be formed in the same wafer as the transistor 1 or may be realized by an individual element.

【0016】次に動作について説明する。従来例でも説
明したように、LAN伝送路などのバスラインを駆動す
るドライバにオープンドレイン出力のPMOSトランジ
スタを用いたとき、複数個のユニットが接続されるが、
各ユニットは独立して動作しており電源がオンしている
ものもあれば、オフしているものもある。
Next, the operation will be described. As described in the conventional example, when an open drain output PMOS transistor is used for a driver that drives a bus line such as a LAN transmission line, a plurality of units are connected.
Each unit is operating independently and some are powered on, others are off.

【0017】PMOSトランジスタ1のバックゲート
は、通常、電源4に接続されているが、構造上寄生のダ
イオード3が接続されているのと等価になる。従って出
力端子6に電圧が加わると、電源がオフしているときは
寄生ダイオード3を通して電源に向かって電流が流れ
る。
The back gate of the PMOS transistor 1 is normally connected to the power supply 4, which is equivalent to the diode 3 which is structurally parasitic. Therefore, when a voltage is applied to the output terminal 6, a current flows toward the power supply through the parasitic diode 3 when the power supply is off.

【0018】しかしながら、本実施例ではバックゲート
9と電源4の間に、アノードが電源側となるようにダイ
オード2が接続されているため、ダイオード2は逆バイ
アス状態となり、電源に電流が流れこむことはない。
However, in this embodiment, since the diode 2 is connected between the back gate 9 and the power source 4 so that the anode is on the power source side, the diode 2 is in a reverse bias state and current flows into the power source. There is no such thing.

【0019】従って、電源をオフしても出力端子から電
源を通して他の機器へ電流か流れこまないため、他の機
器への悪影響を防止できる効果がある。
Therefore, even if the power is turned off, the current does not flow from the output terminal to the other equipment through the power supply, so that the adverse effect on the other equipment can be prevented.

【0020】なお上記実施例ではPMOSトランジスタ
を用いたオープンドレイン出力回路を示したが、図2に
示すようにNMOSトランジスタを用いたオープンドレ
イン出力回路についても同様の考え方が適用でき、上記
実施例と同様の効果が得られる。
Although the open drain output circuit using the PMOS transistor is shown in the above embodiment, the same concept can be applied to the open drain output circuit using the NMOS transistor as shown in FIG. The same effect can be obtained.

【0021】図2において、7はオープンドレイン形式
のNMOSトランジスタ、2はNMOSトランジスタ7
のバックゲートとグランド間に、アノードがグランド側
となるように挿入されたダイオード、3は出力端子から
NMOSトランジスタ7のバックゲートに向かって電流
を流すように寄生する寄生ダイオード、5はNMOSト
ランジスタ7のゲート、8はグランド、6はこの出力回
路の出力信号を取り出す出力端子、9はNMOSトラン
ジスタ7のバックゲートである。なお、トランジスタ7
とダイオード2とは同一のウエハ内に形成してもよい
し、それぞれ個別の素子で実現してもよい。
In FIG. 2, reference numeral 7 is an open drain type NMOS transistor, and 2 is an NMOS transistor 7.
, A parasitic diode which is inserted between the back gate and the ground so that the anode is on the ground side, 3 is a parasitic diode which causes a current to flow from the output terminal to the back gate of the NMOS transistor 7, and 5 is the NMOS transistor 7. , 8 is ground, 6 is an output terminal for taking out an output signal of this output circuit, and 9 is a back gate of the NMOS transistor 7. The transistor 7
The diode 2 and the diode 2 may be formed in the same wafer, or may be realized by separate elements.

【0022】NMOSトランジスタ7のバックゲート
は、通常、グランド8に接続されているが、構造上寄生
のダイオード3が接続されているのと等価になる。従っ
て出力端子6に電圧が加わると、電源がオフしていると
きは寄生ダイオード3を通してグランドに向かって電流
が流れる。
The back gate of the NMOS transistor 7 is normally connected to the ground 8, which is equivalent to the diode 3 which is structurally parasitic. Therefore, when a voltage is applied to the output terminal 6, a current flows toward the ground through the parasitic diode 3 when the power supply is off.

【0023】しかしながら、本実施例ではバックゲート
9とグランド8の間に、アノードがグランド側となるよ
うにダイオード2が接続されているため、ダイオード2
は逆バイアス状態となり、グランドに電流が流れこむこ
とはない。
However, in this embodiment, the diode 2 is connected between the back gate 9 and the ground 8 so that the anode is on the ground side.
Is reverse biased, and no current flows into the ground.

【0024】従って、電源をオフしても出力端子からグ
ランドを通して他の機器へ電流が流れこまないため、他
の機器への悪影響を防止できる効果がある。
Therefore, even if the power is turned off, the current does not flow from the output terminal to the other equipment through the ground, so that the adverse effect on the other equipment can be prevented.

【0025】[0025]

【発明の効果】以上のように、この発明に係る出力回路
によれば、ソースとバックゲートが電源に接続され、ド
レインが出力となるオープンドレイン出力のPMOSト
ランジスタに、そのバックゲートと電源間に、アノード
が電源側となるようにダイオードを接続するようにした
ので、電源をオフしても出力端子から電源を通して他の
機器へ電流が流れこまないため、他の機器への悪影響を
防止できる効果がある。
As described above, according to the output circuit of the present invention, the source and the back gate are connected to the power supply, and the drain is an open drain output PMOS transistor. Since the diode is connected so that the anode is on the power supply side, even if the power is turned off, current does not flow from the output terminal to other equipment through the power supply, so it is possible to prevent adverse effects on other equipment. There is.

【0026】また、この発明に係る出力回路によれば、
ソースとバックゲートがグランドに接続され、ドレイン
が出力となるオープンドレイン出力のNMOSトランジ
スタに、そのバックゲートとグランド間に、アノードが
グランド側となるようにダイオードを接続するようにし
たので、電源をオフしても出力端子からグランドを通し
て他の機器へ電流が流れこまないため、他の機器への悪
影響を防止できる効果がある。
According to the output circuit of the present invention,
Since the source and back gate are connected to the ground, and the drain is an output, an open drain output NMOS transistor is connected between the back gate and ground so that the anode is on the ground side. Even if it is turned off, the current does not flow from the output terminal to the other device through the ground, so that it is possible to prevent the other device from being adversely affected.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による出力回路を示す図で
ある。
FIG. 1 is a diagram showing an output circuit according to an embodiment of the present invention.

【図2】この発明の第2の実施例による出力回路を示す
図である。
FIG. 2 is a diagram showing an output circuit according to a second embodiment of the present invention.

【図3】図5の出力回路の適用例の説明のための図であ
る。
FIG. 3 is a diagram for explaining an application example of the output circuit of FIG.

【図4】図6の出力回路の適用例の説明のための図であ
る。
FIG. 4 is a diagram for explaining an application example of the output circuit of FIG.

【図5】従来の出力回路の一例を示す図である。FIG. 5 is a diagram showing an example of a conventional output circuit.

【図6】従来の出力回路の他の一例を示す図である。FIG. 6 is a diagram showing another example of a conventional output circuit.

【符号の説明】[Explanation of symbols]

1 PMOSトランジスタ 2 ダイオード 3 寄生ダイオード 4 電源 5 ゲート 6 出力端子 7 NMOSトランジスタ 8 グランド 9 バックゲート 11,12 ドライバ 21,22 コントローラ 31,32 周辺機器 41,42,43 電源 51,52 ユニット 61 バスライン 70 終端抵抗 170 プルアップ抵抗 1 PMOS transistor 2 Diode 3 Parasitic diode 4 Power supply 5 Gate 6 Output terminal 7 NMOS transistor 8 Ground 9 Back gate 11, 12 Driver 21, 22 Controller 31, 32 Peripheral device 41, 42, 43 Power supply 51, 52 Unit 61 Bus line 70 Termination resistance 170 Pull-up resistance

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ソースとバックゲートが第1の電源に接
続され、ドレインが出力となるオープンドレイン出力の
PMOSトランジスタと、 該PMOSトランジスタのバックゲートと第1の電源と
の間に、アノードが第1の電源側となるように接続され
たダイオードとを備えたことを特徴とする出力回路。
1. An open drain output PMOS transistor having a source and a back gate connected to a first power supply and having a drain as an output, and an anode between the back gate of the PMOS transistor and the first power supply is a first power supply. 1. An output circuit comprising: a diode connected so as to be on the power supply side of No. 1.
【請求項2】 ソースとバックゲートが第2の電源に接
続され、ドレインが出力となるオープンドレイン出力の
NMOSトランジスタと、 該NMOSトランジスタのバックゲートと第2の電源と
の間に、アノードが第2の電源側となるように接続され
たダイオードとを備えたことを特徴とする出力回路。
2. An open-drain output NMOS transistor having a source and a back gate connected to a second power supply and a drain serving as an output; and an anode between the back gate of the NMOS transistor and the second power supply. 2. An output circuit comprising a diode connected so as to be on the side of the power supply of 2.
JP4148264A 1992-05-13 1992-05-13 Output circuit Pending JPH05315933A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4148264A JPH05315933A (en) 1992-05-13 1992-05-13 Output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4148264A JPH05315933A (en) 1992-05-13 1992-05-13 Output circuit

Publications (1)

Publication Number Publication Date
JPH05315933A true JPH05315933A (en) 1993-11-26

Family

ID=15448886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4148264A Pending JPH05315933A (en) 1992-05-13 1992-05-13 Output circuit

Country Status (1)

Country Link
JP (1) JPH05315933A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022731A1 (en) * 1998-10-13 2000-04-20 Rohm Co., Ltd. Circuit for switching supply voltage
JP2009043177A (en) * 2007-08-10 2009-02-26 Onkyo Corp Data processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022731A1 (en) * 1998-10-13 2000-04-20 Rohm Co., Ltd. Circuit for switching supply voltage
JP2009043177A (en) * 2007-08-10 2009-02-26 Onkyo Corp Data processor
JP4577527B2 (en) * 2007-08-10 2010-11-10 オンキヨー株式会社 Data processing device

Similar Documents

Publication Publication Date Title
US7495477B2 (en) Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US6686772B2 (en) Voltage mode differential driver and method
US5532630A (en) Receiver circuit with a bus-keeper feature
JPH09246942A (en) Semiconductor output circuit
US5966041A (en) High swing interface output stage integrated circuit for interfacing a device with a data bus
JP3400294B2 (en) Pull-up circuit and semiconductor device
JP2623934B2 (en) Current detection circuit
JP3608199B2 (en) IC interface system and IC
JPH05315933A (en) Output circuit
TWI443951B (en) Charge pump circuit and method of controlling the same
JP2004310760A (en) System for sequencing first node voltage and second node voltage
JP3272809B2 (en) Semiconductor integrated circuit device
JPH04253418A (en) Semiconductor device
JP2765439B2 (en) CMOS output circuit and semiconductor integrated circuit using the same
JP2000307413A (en) Current converting circuit and communication network
JPH04167813A (en) Semiconductor integrated circuit device
JP2000216833A (en) Receiving circuit interface
JP2680944B2 (en) Signal holding circuit
JP3190169B2 (en) Semiconductor integrated circuit
EP0766400B1 (en) Output stage resistant to external overvoltages on its output where powered down in high impedance state
JPH0528768A (en) Semiconductor device
JP2607304B2 (en) Semiconductor integrated circuit device
US7429878B2 (en) Apparatus for controlling drive current in semiconductor integrated circuit devices
JP2691595B2 (en) Interface circuit
JPH07321627A (en) Ttl circuit