JPS60128717A - Integrated circuit device - Google Patents

Integrated circuit device

Info

Publication number
JPS60128717A
JPS60128717A JP58237360A JP23736083A JPS60128717A JP S60128717 A JPS60128717 A JP S60128717A JP 58237360 A JP58237360 A JP 58237360A JP 23736083 A JP23736083 A JP 23736083A JP S60128717 A JPS60128717 A JP S60128717A
Authority
JP
Japan
Prior art keywords
output
circuit
function
switching
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58237360A
Other languages
Japanese (ja)
Inventor
Tsuneo Kawada
川田 恒夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58237360A priority Critical patent/JPS60128717A/en
Publication of JPS60128717A publication Critical patent/JPS60128717A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits

Abstract

PURPOSE:To charge easily the function of an input/output circuit on demand by generating a switching control signal in accordance with a switching command and providing a switch circuit which selects one of plural operating functions of the input/output circuit and switches the function to the selected function. CONSTITUTION:When a high-level output setting signal (b) and a latch control signal (c) are supplied to an output control circuit 16 from a CPU circuit through a data bus line, a latch circuit 15 outputs a high-level switching control signal (d). Therefore, a latch circuit 14 is turned on, and a pull-up resistance 12 is connected to an open drain output circuit. That is, the function switching instruction of the output circuit is given to a program of the CPU circuit to control turning-on/off of the switch circuit 14 of the output control circuit 16, thus switching the function of the output circuit from the open drain output function to the pull-up resistance output function or from the pull-up resistance output function to the open drain output function.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は集積回路装置に係り、特に入出力回路の動作
機能を選択切換できるように改良したものに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an integrated circuit device, and more particularly to an integrated circuit device improved so that the operating functions of an input/output circuit can be selectively switched.

[発明の技術的背景とその問題点] 周知のように、例えばマイクロコンピュータ等に使用さ
れる集積回路装置にあっては、マスクオプションにより
入出力回路の機能別に製造されている。例えば出力回路
としては、第1図(a)に示すような出力用MO3−F
ET (MO8電界効果型トランジスタ)11及びプル
アップ抵抗12よりなるプルアップ抵抗付き出力回路と
、第1図(b)に示すような出力用MO8−FET11
のみでなるオープンドレイン出力回路とがあるが、一般
に集積回路装置は、上記オープントレイン出力回路のマ
スク工程に抵抗R1の部分のマスクオプション工程を設
けるか否かにより、上記2種の出力回路別に製造されて
いる。
[Technical Background of the Invention and Problems Therewith] As is well known, integrated circuit devices used in, for example, microcomputers are manufactured according to the functions of input/output circuits using mask options. For example, as an output circuit, an output MO3-F as shown in Fig. 1(a) is used.
An output circuit with a pull-up resistor consisting of an ET (MO8 field effect transistor) 11 and a pull-up resistor 12, and an output MO8-FET 11 as shown in FIG. 1(b).
However, in general, integrated circuit devices are manufactured separately for the two types of output circuits, depending on whether or not a mask option process is provided for the resistor R1 in the masking process for the open-train output circuit. has been done.

しかしながら、上記のように入出力回路の機能別に集積
回路装置を製造することは、この装置を用いた回路で入
出力回路の機能を変更したい場合に集積回路装置そのも
のを交換しなければならない。つまり、上記集積回路装
置ではソフトウェアの変更に対処することができず、ハ
ードウェアの修正が必要になる。また、プログラム実行
中に入出力回路の機能変更を行なうことができない。こ
のため、従来より必要に応じて入出力回路の機能を容易
に変更することのできる集積回路装置の出現が強く望ま
れていた。
However, manufacturing integrated circuit devices for each input/output circuit function as described above requires replacing the integrated circuit device itself when it is desired to change the function of the input/output circuit in a circuit using this device. In other words, the integrated circuit device described above cannot cope with changes in software, and requires modification of hardware. Furthermore, it is not possible to change the function of the input/output circuit during program execution. For this reason, there has been a strong desire for an integrated circuit device in which the functions of input/output circuits can be easily changed as necessary.

[発明の目的] この発明は上記のような事情を考慮してなされたもので
、必要に応じて入出力回路の機能を容易に変更すること
のできる、極めて良好な集積回路装置を提供することを
目的とする。
[Objective of the Invention] This invention has been made in consideration of the above-mentioned circumstances, and it is an object of the present invention to provide an extremely good integrated circuit device in which the functions of input/output circuits can be easily changed as necessary. With the goal.

[発明の概要] すなわち、この発明による集積回路装置は、切換指令に
応じて切換制御信号を生成する切換制御信号生成手段と
、前記切換制御信号に応じて入出力回路の複数個の動作
機能から一つを選択して切換えるスイッチ回路とを具備
してなることを特徴とするものである。
[Summary of the Invention] That is, an integrated circuit device according to the present invention includes a switching control signal generating means that generates a switching control signal in response to a switching command, and a switching control signal generating means that generates a switching control signal in response to a switching command, and a switching control signal generating means that generates a switching control signal from a plurality of operating functions of an input/output circuit in response to the switching control signal. It is characterized by comprising a switch circuit that selects and switches one.

[発明の実施例] 以下、第2図を参照してこの発明の一実施例を詳細に説
明する。
[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG.

第2図はその構成を示すもので、1チツプマイクロコン
ピユータの集積回路装置における、プルアップ抵抗出力
機能及びオープントレイン出力機能を有する出力回路を
取出して示している。すなわち、この出力回路は、被出
力信@aに対応してスイッチング出力する前記出力用M
O8−FET11を出力端子13に接続するようにした
オープンドレイン出力回路に対し、前記プルアップ抵抗
12がスイッチ回路14を介して上記出力端子13に接
続されている。
FIG. 2 shows its configuration, and shows an output circuit having a pull-up resistor output function and an open train output function in a one-chip microcomputer integrated circuit device. That is, this output circuit outputs the switching signal in response to the output signal @a.
In an open drain output circuit in which the O8-FET 11 is connected to the output terminal 13, the pull-up resistor 12 is connected to the output terminal 13 via a switch circuit 14.

ここで、上記スイッチ回路14は、例えばスイッチング
用MO8−FET等でなるトランスミッションゲートで
構成されるもので、その制御入力端にラッチ回路15の
出力が供給されるようになさなれており、このラッチ回
路15の出力がH(ハイ)レベルのときオン状態となり
、L(ロー)レベルのときオフ状態となるものである。
Here, the switch circuit 14 is composed of a transmission gate made of, for example, a MO8-FET for switching, and the output of the latch circuit 15 is supplied to its control input terminal. When the output of the circuit 15 is at H (high) level, it is in an on state, and when it is at an L (low) level, it is in an off state.

上記ラッチ回路15は、上記スイッチ回路14と共に出
力制御回路16を構成するもので、図示しない内部中央
制御回路(CPU)の出力端に接続されたデータバス・
ラインから、出力設定信号す及びラッチコン1−ロール
信号Cを入力するようになされている。そして、ラッチ
コン1−ロール信号Cが供給されたときの出力設定信号
すの値を記憶して、その状態を次のラッチコントロール
信号Cが供給されるまで保持し、記憶された値を切換制
御信@dとして上記スイッチ回路14へ出力するもので
ある。
The latch circuit 15 constitutes an output control circuit 16 together with the switch circuit 14, and is connected to a data bus connected to the output end of an internal central control circuit (CPU) (not shown).
An output setting signal S and a latch control 1-roll signal C are inputted from the line. Then, the value of the output setting signal S when the latch control 1-roll signal C is supplied is stored, the state is held until the next latch control signal C is supplied, and the stored value is applied to the switching control signal. It is outputted to the switch circuit 14 as @d.

上記のような構成において、以下その動作について説明
する。
The operation of the above configuration will be described below.

まず、上記CPU回路からデータバス・ラインを介して
上記出力制御回路16にHレベルの出力設定信号す及び
ラッチコントロール信号 ると、該出力制御回路16のラッチ回路15は、Hしベ
ルの切換制御信S dを出力する。このため、上記スイ
ッチ回路14がオン状態となってオープンドレイン出力
回路にプルアップ抵抗12が接続されるようになるので
、この出力回路はプルアップ抵抗出力(幾能を有するよ
うになる。
First, when the CPU circuit sends an H level output setting signal and a latch control signal to the output control circuit 16 via the data bus line, the latch circuit 15 of the output control circuit 16 controls the H level switching control. Outputs the signal S d. Therefore, the switch circuit 14 is turned on and the pull-up resistor 12 is connected to the open drain output circuit, so that this output circuit has a pull-up resistor output (geometry).

逆に、上記CPU回路から上記出力制御回路1GにLレ
ベルの出力設定信号す及びラッチコントロール信号Cを
供給すると、該出力制御回路16のラッチ回路15は、
Lレベルの切換制御信号dを出力づる。このため、上記
スイッチ回路14がオフ状態に設定されて上記プルアッ
プ抵抗12が上記出力端子13から切離されるので、こ
の出力回路はオープンドレイン出力機能を有するように
なる。
Conversely, when the CPU circuit supplies the L level output setting signal and latch control signal C to the output control circuit 1G, the latch circuit 15 of the output control circuit 16
Outputs L level switching control signal d. Therefore, the switch circuit 14 is set to the OFF state and the pull-up resistor 12 is disconnected from the output terminal 13, so that this output circuit has an open-drain output function.

つまり、上記のような集積回路装置は、CPU回路のプ
ログラムに出力回路の機能切換命令を与えることにより
、上記出力制御回路16のスイッチ回路14をオン・オ
フ制御し、出力回路をオープンドレイン出力機能からプ
ルアップ抵抗出力機能へ、またはプルアップ抵抗出力機
能からオープンドレイン出力機能へ切換えることができ
るようにしたものである。
In other words, the integrated circuit device described above controls the switch circuit 14 of the output control circuit 16 on and off by giving an output circuit function switching command to the CPU circuit program, and switches the output circuit to an open drain output function. This allows switching from the output function to the pull-up resistor output function, or from the pull-up resistor output function to the open drain output function.

したがって、上記のように構成した集積回路装置は、ソ
フトウェアを変更することにより容易に出力回路の機能
を選択切換することができるので、従来のようにハード
ウェアを修正したり出力回路の機能別に製造したりする
必要がなく、また集積回路装置そのものを交換する必要
もなくなる。さらに、この集積回路装置は、プログラム
実行中に上記出力回路の機能を変更することも可能であ
る。
Therefore, in the integrated circuit device configured as described above, the function of the output circuit can be easily selected and switched by changing the software. There is also no need to replace the integrated circuit device itself. Furthermore, this integrated circuit device can also change the function of the output circuit during program execution.

尚、集積回路装置の出力回路としてE/Eタイプの出力
機能及びオープンドレイン出力機能を有するようにする
には、第3図に示すように構成すればよい。すなわち、
この出力回路は、2つの被出力信号al、a2に応じて
それぞれスイッチング出力する第1及び第2の出力用M
O8−FET17.18及びバイアス抵抗19よりなる
E/Eタイプの出力回路に対し、上記スイッチ回路14
を被出力信号a1の出力ラインに介在させるようにした
もので、前述したようにスイッチ回路14をオン・オフ
制御することにより、E/Eタイプの出力機能と、オー
ブンドレイン出力機能とを選択切換することができるよ
うにしたものである。
Incidentally, in order to have an E/E type output function and an open drain output function as an output circuit of the integrated circuit device, it may be configured as shown in FIG. That is,
This output circuit has first and second output M which respectively performs switching output in accordance with two output signals al and a2.
For an E/E type output circuit consisting of an O8-FET 17.18 and a bias resistor 19, the switch circuit 14
is interposed in the output line of the output signal a1, and by controlling the switch circuit 14 on and off as described above, the E/E type output function and the oven drain output function can be selectively switched. It was made so that it could be done.

また、上記実施例では1チツプマイクロコンピユータの
集積回路装置について説明したが、集積回路装置内に上
記データバス・ラインがない場合には、外部から上記出
力設定信号す及びラッチコン1〜ロール信号Cを供給す
るようにしてもよい。
Further, in the above embodiment, the integrated circuit device of a one-chip microcomputer has been described, but if the integrated circuit device does not have the above data bus line, the above output setting signals and latch controller 1 to roll signal C can be input from the outside. It may also be supplied.

さらに、入力回路についても応用可能であり、この他そ
の要旨を逸脱することなく種々変形しても実施可能であ
る。
Furthermore, the present invention can also be applied to input circuits, and can be implemented with various modifications without departing from the gist of the invention.

[発明の効果] 以上のようにこの発明によれば、必要に応じて入出力回
路の機能を容易に変更することのできる、極めて良好な
集積回路装置を提供することができる。
[Effects of the Invention] As described above, according to the present invention, it is possible to provide an extremely good integrated circuit device in which the functions of the input/output circuit can be easily changed as necessary.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の集積回路装置の出力回路を説明するため
の回路図、第2図はこの発明に係る集積回路装置の一実
施例を示す回路図、第3図tよこの発明に係る他の実施
例を示す回路図である。 11.17.18・・・出力用MO8−FET、12・
・・プルアップ抵抗、13・・・出力端子、14・・・
スイッチ回路、15・・・ラッチ回路、16・・・出力
制御回路、a・・・被出力(言号、b・・・出力設定信
号、d・・・ラッチコンI−ロール信号。
FIG. 1 is a circuit diagram for explaining an output circuit of a conventional integrated circuit device, FIG. 2 is a circuit diagram showing an embodiment of an integrated circuit device according to the present invention, and FIG. 3 is a circuit diagram for explaining an output circuit of a conventional integrated circuit device. It is a circuit diagram showing an example of. 11.17.18... MO8-FET for output, 12.
...Pull-up resistor, 13...Output terminal, 14...
Switch circuit, 15... Latch circuit, 16... Output control circuit, a... Output target (word, b... Output setting signal, d... Latch control I-roll signal.

Claims (1)

【特許請求の範囲】[Claims] 切換指令に応じて切換制御信号を生成する切換制御信号
生成手段と、前記切換制御信号に応じて入出力回路の複
数個の動作機能から一つを選択して切換えるスイッチ回
路とを具備してなることを特徴とする集積回路装置。
A switching control signal generation means for generating a switching control signal in response to a switching command, and a switch circuit for selecting and switching one of a plurality of operating functions of the input/output circuit in response to the switching control signal. An integrated circuit device characterized by:
JP58237360A 1983-12-16 1983-12-16 Integrated circuit device Pending JPS60128717A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58237360A JPS60128717A (en) 1983-12-16 1983-12-16 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58237360A JPS60128717A (en) 1983-12-16 1983-12-16 Integrated circuit device

Publications (1)

Publication Number Publication Date
JPS60128717A true JPS60128717A (en) 1985-07-09

Family

ID=17014231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58237360A Pending JPS60128717A (en) 1983-12-16 1983-12-16 Integrated circuit device

Country Status (1)

Country Link
JP (1) JPS60128717A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190635A (en) * 1985-02-19 1986-08-25 Sanyo Electric Co Ltd Microcomputer
US6642755B2 (en) 1998-03-09 2003-11-04 Nec Corporation Bus driver having noise removing circuit formed by pull-up resistor
US6733574B2 (en) 2002-04-11 2004-05-11 Deseret Laboratories, Inc. Filter apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103536A (en) * 1980-01-23 1981-08-18 Hitachi Ltd Mis output circuit
JPS5896426A (en) * 1981-12-03 1983-06-08 Toshiba Corp Mos type logical circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103536A (en) * 1980-01-23 1981-08-18 Hitachi Ltd Mis output circuit
JPS5896426A (en) * 1981-12-03 1983-06-08 Toshiba Corp Mos type logical circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190635A (en) * 1985-02-19 1986-08-25 Sanyo Electric Co Ltd Microcomputer
JPH0221015B2 (en) * 1985-02-19 1990-05-11 Sanyo Electric Co
US6642755B2 (en) 1998-03-09 2003-11-04 Nec Corporation Bus driver having noise removing circuit formed by pull-up resistor
US6733574B2 (en) 2002-04-11 2004-05-11 Deseret Laboratories, Inc. Filter apparatus

Similar Documents

Publication Publication Date Title
US5179540A (en) Programmable chip enable logic function
KR930018857A (en) Programmable Logic Circuit
JPH0114739B2 (en)
JPS60128717A (en) Integrated circuit device
US5893923A (en) Microcontroller utilizing a circuit to select during reset process an internal or external memory as base memory
US5923185A (en) Logic circuit programmable to implement at least two logic functions
JPS61190635A (en) Microcomputer
JPH05299981A (en) Schmidt trigger circuit
JPH0349417A (en) Semiconductor integrated circuit
JPH07325780A (en) Input/output device of microcomputer
JP2020013177A (en) Electronic control apparatus
KR20010004327A (en) Mode Register controlled Data Output Buffer of Semiconductor Memory Device
KR20070099628A (en) Semiconductor device and electronic device
JPH05274257A (en) Microcomputer
JPH0766699A (en) Multiplexer circuit
JPS6037922B2 (en) Input/output circuit
JPH05143805A (en) Memory card
JPH025146A (en) One-chip microcomputer
KR19980078066A (en) An output buffer of a semiconductor memory device having a programmable switch
JPH0833843B2 (en) Central processing unit duplication system
JPH04371020A (en) Output circuit
JPH0594547A (en) Microprocessor
JPS58117057A (en) Bit pattern generating circuit
JPH064303A (en) Interruption inhibiting device for microcomputer
KR19990066416A (en) Microprocessor