JPH04148554A - Resin-sealed type semiconductor device - Google Patents
Resin-sealed type semiconductor deviceInfo
- Publication number
- JPH04148554A JPH04148554A JP27231790A JP27231790A JPH04148554A JP H04148554 A JPH04148554 A JP H04148554A JP 27231790 A JP27231790 A JP 27231790A JP 27231790 A JP27231790 A JP 27231790A JP H04148554 A JPH04148554 A JP H04148554A
- Authority
- JP
- Japan
- Prior art keywords
- glass epoxy
- board
- substrate
- chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000004593 Epoxy Substances 0.000 claims abstract description 38
- 239000011521 glass Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 37
- 239000011347 resin Substances 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 20
- 239000011888 foil Substances 0.000 claims description 15
- 229910000831 Steel Inorganic materials 0.000 claims description 13
- 239000010959 steel Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract 2
- 239000011889 copper foil Substances 0.000 abstract 2
- 230000007423 decrease Effects 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 239000004744 fabric Substances 0.000 abstract 1
- 238000007789 sealing Methods 0.000 description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 16
- 238000005476 soldering Methods 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 102100027340 Slit homolog 2 protein Human genes 0.000 description 1
- 101710133576 Slit homolog 2 protein Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体チップを樹脂封止してなる樹脂封止型半
導体装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a resin-sealed semiconductor device in which a semiconductor chip is sealed with a resin.
（従来の技術）
従来、Ｌ Ｓ Ｉ （Ｌａｒｇｅ ５ｃａｌｅ Ｉｎｔ
ｅｇｒａｔｉｏｎ）パッケージと言えば、Ｄ Ｉ Ｐ
（Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ）に代表さ
れるパッケージを意味していたが、最近、超薄形パッケ
ージであるＣ ＯＢ （Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）
パッケージが開発されてきている。(Prior art) Conventionally, LSI (Large 5cale Int
Speaking of DIP
(Dual In-One Package), but recently COB (Chip On Board) is an ultra-thin package.
A package is being developed.
かかるＣＯＢパッケージは小型、かつ薄形パッケージと
して製品への応用が広い。Such a COB package has a wide range of applications as a small and thin package.
第３図及び第４図はかかる従来のＣＯＢの断面図である
。FIGS. 3 and 4 are cross-sectional views of such a conventional COB.
これらの図において、ガラスエポキシ基板（以下、単に
基板という）ｌ上には鋼箔２が形成され、半導体チップ
（以下、単にチップという）４はグイペースト３によっ
て実装される。チップ４の電極と鋼箔２のパッド部とは
金ワイヤ或いはアルミワイヤからなる金属細線５によっ
て接続される。In these figures, a steel foil 2 is formed on a glass epoxy substrate (hereinafter simply referred to as a substrate) l, and a semiconductor chip (hereinafter simply referred to as a chip) 4 is mounted with a gui paste 3. The electrode of the chip 4 and the pad portion of the steel foil 2 are connected by a thin metal wire 5 made of gold wire or aluminum wire.
チップ４の周囲にはダム６が設けられ、シール樹脂７に
より封止される。A dam 6 is provided around the chip 4 and sealed with a sealing resin 7.
一般的なＣＯＢの形状は、第３図に示すように、チップ
４のマウント部が基板ｌの表面上にあるりイブと、第４
図に示すように、基板ｌ上にチップ４を埋め込んだタイ
プとがある。As shown in Fig. 3, the general shape of a COB is such that the mounting part of the chip 4 is on the surface of the substrate l, and the mounting part of the chip 4 is on the surface of the substrate l.
As shown in the figure, there is a type in which a chip 4 is embedded on a substrate l.
更に、ＣＯＢの構造を第５図を用いて詳細に説明する。Furthermore, the structure of the COB will be explained in detail using FIG.
この図に示すように、ＣＯＢの基本構造は、基板部ａ、
チップ４、シール樹脂７等からなる。基板部ａにおいて
は、基板の母材であるガラスエポキシ基板１．パターン
、コンタクトを形成する鋼箔２、レジスト８からなり、
チップ４をマウントする表面に樹脂の流れ止めとなるダ
ム６が設置されている。As shown in this figure, the basic structure of COB is as follows: substrate part a,
It consists of a chip 4, a sealing resin 7, etc. In the substrate part a, a glass epoxy substrate 1. which is a base material of the substrate. Consisting of a steel foil 2 and a resist 8 for forming a pattern and a contact,
A dam 6 is installed on the surface on which the chip 4 is mounted to prevent the resin from flowing.
ＣＯＢの組立は、基板１にチップ４をグイペースト３を
用いて固定する。その後、金ワイヤ或いはアルミワイヤ
からなる金属細線５を用いて基板１上のパターン部２と
接続し、外部とのコンタクトを可能にする。To assemble the COB, a chip 4 is fixed to a substrate 1 using a paste 3. Thereafter, a thin metal wire 5 made of gold wire or aluminum wire is used to connect to the pattern portion 2 on the substrate 1, thereby making contact with the outside possible.
その後、チップ４とシール樹脂７を用いてシールを行い
、完了とする。After that, sealing is performed using the chip 4 and the sealing resin 7, and the process is completed.
（発明が解決しようとする課！！Ｉ）
しかしながら、最近、市場においては、ＣＯＢは産業用
製品（例えば、車載用コンピュータ）に用途が拡大され
つつあり、−船釣なりＩＰ、ＱＦＰ （Ｑｕａｄ Ｆｌ
ａｔ Ｐａｃｋａｇｅ） 等の製品同様に半田耐熱を
要求されている。上記構成の半導体装置では、基板１に
チップ４をマウントする際、第６図（ａ）及び第６図（
ｂ）に示すように、チップ裏面にグイペースト３を完全
に塗れず、隙間９を生じてしまう、その結果、製品の保
管時、シール樹脂表面或いは基板１より水分が浸透し、
隙間９に水膜が形成されてしまう、このような状況で、
半田処理（加熱処理）等施すと、内部で水が水蒸気化し
て、第７図（ａ）に示すように、急膨張する。この際、
水蒸気圧により、チップ裏面のグイペースト３は剥離さ
れ、かつ、外部への変形（膨れ）を生じ、最悪の場合、
第７図（ｂ）に示すように、パンクを生じ、封止樹脂７
のクラック１０が発生したり、或いは封止樹脂７と基板
１の剥離が生じ、技術的に満足できるものは得られなか
った。(The problem that the invention aims to solve!!I) However, recently, in the market, the use of COB is expanding to industrial products (for example, in-vehicle computers), - Boat fishing, IP, QFP (Quad Fl
Similar to products such as At Package, soldering heat resistance is required. In the semiconductor device having the above configuration, when the chip 4 is mounted on the substrate 1, FIG. 6(a) and FIG. 6(
As shown in b), the Gui paste 3 cannot be completely applied to the back side of the chip, resulting in a gap 9. As a result, when the product is stored, moisture penetrates from the sealing resin surface or the substrate 1.
In such a situation where a water film is formed in the gap 9,
When soldering treatment (heat treatment) or the like is performed, water vaporizes inside and rapidly expands as shown in FIG. 7(a). On this occasion,
Due to water vapor pressure, the Gui paste 3 on the back of the chip is peeled off and deformed (bulges) to the outside, and in the worst case,
As shown in FIG. 7(b), a puncture occurs and the sealing resin 7
Cracks 10 occurred, or peeling occurred between the sealing resin 7 and the substrate 1, so that a technically satisfactory product could not be obtained.
本発明は、以上述べた半田処理時（加熱処理）に発生す
る製品の膨れ、封止樹脂へクラックが発生するといった
問題点を除去するために、基板をフレキシブルな構造に
し、かつ、内部で発生した水蒸気を外部に排出し易い構
造にすることにより、耐半田耐熱性を有し、信鯨性の高
い樹脂封止型半導体装置を提供することを目的とする。In order to eliminate the above-mentioned problems such as swelling of the product and cracking of the sealing resin that occur during soldering (heating), the present invention provides a flexible structure for the board and It is an object of the present invention to provide a resin-sealed semiconductor device that has solder heat resistance and high reliability by having a structure that allows water vapor to be easily discharged to the outside.
（課題を解決するための手段）
本発明は、上記目的を達成するために、半導体チップを
樹脂封止してなる半導体装置において、基板裏面の鋼箔
パターン部にスリット部を形成するようにしたものであ
る。(Means for Solving the Problems) In order to achieve the above object, the present invention provides a semiconductor device in which a semiconductor chip is sealed with resin, in which a slit portion is formed in a steel foil pattern portion on the back side of a substrate. It is something.
また、前記基板はガラスエポキシ基材からなり、かつそ
のエポキシ充填密度を下げポーラスにするようにしたも
のである。Further, the substrate is made of a glass epoxy base material, and the epoxy filling density is lowered to make it porous.
更に、前記基板はガラスエポキシ基材からなり、かつ薄
板状の基板を用いるようにしたものである。Further, the substrate is made of a glass epoxy base material and is a thin plate-like substrate.
（作用）
本発明によれば、上記のように、基板の裏面の鋼箔パタ
ーン部にスリット部を形成するようにしたので、半田処
理時（加熱時）にチップ裏面に発生する水蒸気の排出を
円滑に行うことができる。(Function) According to the present invention, as described above, the slit portion is formed in the steel foil pattern portion on the back surface of the board, so that the water vapor generated on the back surface of the chip during soldering processing (during heating) is discharged. It can be done smoothly.
従って、チップ裏面に発生する水蒸気の緩衝作用をなし
、封止樹脂とガラスエポキシ基板との膨れ及び封止樹脂
のクラックの発生を防止することができる。Therefore, it is possible to buffer the water vapor generated on the back surface of the chip, and to prevent blistering between the sealing resin and the glass epoxy substrate and cracks in the sealing resin.
また、ＣＯＢの基板裏面の鋼箔パターン部にスリットを
形成すると共に、チップ裏面部のガラスエポキシ基板の
エポキシ充填密度を下げ、ポーラスにするようにしたの
で、半田処理時（加熱時）にチップ裏面に発生する水蒸
気圧を更に良好に排出することができる。In addition, we formed slits in the steel foil pattern on the back of the COB board, and lowered the epoxy filling density of the glass epoxy board on the back of the chip to make it porous. The water vapor pressure generated in the process can be discharged more effectively.
更に、前記基板はガラスエポキシ基材からなり、かつ薄
板状の基板を用いることによっても、チップ裏面に発生
する水蒸気圧を良好に排出することができる。Furthermore, the substrate is made of a glass epoxy base material, and by using a thin plate-like substrate, the water vapor pressure generated on the back surface of the chip can be effectively discharged.
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本発明の実施例を示すＣＯＢの断面図、第２図
はそのＣＯＢの裏面図である。FIG. 1 is a sectional view of a COB showing an embodiment of the present invention, and FIG. 2 is a back view of the COB.
図中、１１はガラスエポキシ基板、１２は鋼箔パタ−ン
、１３はグイペースト、１４はチップ、１５は金属細線
、１６はダム、１７は封止樹脂、１８はレジスト、２１
はガラスエポキシ基板１１の裏面の鋼箔パターン１２に
形成されるスリットである。In the figure, 11 is a glass epoxy substrate, 12 is a steel foil pattern, 13 is a gui paste, 14 is a chip, 15 is a thin metal wire, 16 is a dam, 17 is a sealing resin, 18 is a resist, 21
is a slit formed in the steel foil pattern 12 on the back surface of the glass epoxy substrate 11.
これらの図に示すように、グイペースト１３を用いてチ
ップ１４が搭載されるガラスエポキシ基板１１の裏面の
鋼箔パターン１２にはスリット２１が形成さる。これに
より、半田処理時、チップ裏面に発生した水蒸気を裏面
から有効に排出させることができる。また、スリット２
１の形成により、ガラスエポキシ基板１１が従来のもの
よりもフレキシブルになるため、水蒸気の膨張時にも内
圧を緩衝させることができる。As shown in these figures, a slit 21 is formed in the steel foil pattern 12 on the back surface of the glass epoxy substrate 11 on which the chip 14 is mounted using the guipaste 13. Thereby, water vapor generated on the back surface of the chip during soldering can be effectively discharged from the back surface. Also, slit 2
1 makes the glass epoxy substrate 11 more flexible than conventional ones, so it can buffer the internal pressure even when water vapor expands.
また、少なくとも、チップ１４の裏面部のガラスエポキ
シ基板１１のエポキシ充填密度を下げ、ポーラスな状態
にする０例えば、ガラスエポキシ基板１１を構成するク
ロスとエポキシの体積（ボリューム）比が１対１よりエ
ポキシの体積が減るようにすることにより、例えばその
体積比が３対２になるようにすることにより、ポーラス
化する。In addition, at least the epoxy filling density of the glass epoxy substrate 11 on the back side of the chip 14 is lowered to make it porous. The epoxy is made porous by reducing its volume, for example by adjusting its volume ratio to 3:2.
これにより、半田処理時、チップ裏面に発生した水蒸気
を更に、良好に排出させることができる。Thereby, the water vapor generated on the back surface of the chip during the soldering process can be more effectively discharged.
また、一般にガラスエポキシ基板の厚さは最小で５０μ
ｍであるが、ここでは、厚さ３０μｍのガラスエポキシ
基板を用いるようにすることができる。In addition, generally the minimum thickness of glass epoxy substrate is 50 μm.
In this case, a glass epoxy substrate having a thickness of 30 μm may be used.
このように構成することにより、ガラスエポキシ基板の
裏面の鋼箔パターンに形成されるスリットと相俟って、
チップ裏面に発生した水蒸気は裏面から有効に排出させ
ることができる。By configuring in this way, together with the slits formed in the steel foil pattern on the back side of the glass epoxy board,
Water vapor generated on the back side of the chip can be effectively discharged from the back side.
また、従来はダイスペーストの濡れ状態の規格が、かな
り厳しいもので、あったが、本発明によればそれをより
緩和することができる。Further, conventionally, the standards for the wetting state of die paste were quite strict, but according to the present invention, the standards can be further relaxed.
次に、本発明の作用効果について説明する。Next, the effects of the present invention will be explained.
従来品と本発明におけるＣＯＢ製品を３０℃で７０％Ｒ
Ｈ（相対湿度）の状態で、１６８時間吸湿処理を行った
。その結果、ＣＯＢ製品においては、本発明の条件で吸
湿処理を行った場合、５０時間前後で飽和状態になるこ
とが確認されており、吸湿量は０．３５ｗ ｔ％前後と
なる。The conventional product and the COB product of the present invention were heated to 70% R at 30°C.
Moisture absorption treatment was performed for 168 hours in a state of H (relative humidity). As a result, it has been confirmed that when a COB product is subjected to moisture absorption treatment under the conditions of the present invention, it reaches a saturated state after approximately 50 hours, and the amount of moisture absorption is approximately 0.35 wt%.
吸湿処理後、２１０℃に設定されたホットプレート上に
製品を１０秒間接触させ、耐熱試験を行い、膨れ及びク
ラックの有無を観察した結果を第８図に示す。After the moisture absorption treatment, the product was brought into contact with a hot plate set at 210° C. for 10 seconds to conduct a heat resistance test, and the presence or absence of blisters and cracks was observed. The results are shown in FIG.
この図に示すように、従来品では吸湿処理後、１６８時
間で全数に膨れ及び樹脂クラックが発生した。これに対
し、本発明による製品では、封止樹脂とガラスエポキシ
基板との膨れ及び封止樹脂のり°ラックは発生しなかっ
た。なお、予め１２５℃で１６時間の予備加熱を行った
後に当該試験を行った。As shown in this figure, blistering and resin cracks occurred in all conventional products 168 hours after moisture absorption treatment. In contrast, in the product according to the present invention, no blistering between the sealing resin and the glass epoxy substrate and no racking of the sealing resin adhesive occurred. The test was conducted after preheating at 125° C. for 16 hours.
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。Note that the present invention is not limited to the above embodiments,
Various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
（発明の効果）
以上、詳細に説明したように、本発明によれば、ＣＯＢ
の基板裏面の箔パターン部にスリットを設けるようにし
たので、半田処理時（加熱時）にチップ裏面に発生する
水蒸気の排出を円滑に行うことができる。従って、チッ
プ裏面に発生する水蒸気の緩衝作用をなし、封止樹脂と
ガラスエポキシ基板との膨れ及び封止樹脂のクラックの
発生を防止することができる。(Effects of the Invention) As described above in detail, according to the present invention, COB
Since slits are provided in the foil pattern portion on the back surface of the substrate, water vapor generated on the back surface of the chip during soldering (heating) can be smoothly discharged. Therefore, it is possible to buffer the water vapor generated on the back surface of the chip, and to prevent blistering between the sealing resin and the glass epoxy substrate and cracks in the sealing resin.
また、ＣＯＢの基板裏面の箔パターン部にスリットを形
成すると共に、チップ裏面部のガラスエポキシ基板のエ
ポキシ充填密度を下げ、ポーラスにするようにしたので
、半田処理時（加熱時）にチップ裏面に発生する水蒸気
圧を更に良好に排出することができる。In addition, we formed slits in the foil pattern on the back side of the COB board, and lowered the epoxy filling density of the glass epoxy board on the back side of the chip to make it porous. The generated water vapor pressure can be more effectively discharged.
更に、前記基板はガラスエポキシ基材からなり、かつ薄
板状の基板を用いることによっても、チップ裏面に発生
する水蒸気圧を良好に排出することができる。Furthermore, the substrate is made of a glass epoxy base material, and by using a thin plate-like substrate, the water vapor pressure generated on the back surface of the chip can be effectively discharged.
従って、信頼性の高い樹脂封止型半導体装置を得ること
ができる。Therefore, a highly reliable resin-sealed semiconductor device can be obtained.
第１図は本発明の実施例を示すＣＯＢの断面図、第２図
はそのＣＯＢの裏面図、第３図及び第４図は従来のＣＯ
Ｂの断面図、第５図は従来のＣＯＢの詳細断面図、第６
図はそのＣＯＢのチップ裏面の構成図、第７図は従来技
術の問題点説明図、第８図は耐熱試験後のクランク発生
数を示す図である。
１１・・・ガラスエポキシ基板、１２・・・鋼箔パター
ン、１３・・・グイペースト、１４・・・チップ、１５
・・・金属細線、１６・・・ダム、１７・・・封止樹脂
、１８・・・レジスト、２１・・・ガラスエポキシ基板
の裏面の鋼箔パターン。
特許出願人 沖電気工業株式会社
代理人 弁理士 清 水 守（外２名）第
図
第
図
第８図
第３図
第４図
第５図
（α）（ｂ）
項白吸のチッグ裏耐ｔＩ）撲片ζ図
第６図
（ａン
（ｂ）
炙阜！１．術り問題羨髭明図
第７図Fig. 1 is a sectional view of a COB showing an embodiment of the present invention, Fig. 2 is a back view of the COB, and Figs. 3 and 4 are conventional COBs.
A sectional view of B, Figure 5 is a detailed sectional view of a conventional COB, and Figure 6 is a detailed sectional view of a conventional COB.
The figure is a diagram showing the configuration of the back side of the COB chip, FIG. 7 is a diagram illustrating problems with the prior art, and FIG. 8 is a diagram showing the number of cranks generated after a heat resistance test. DESCRIPTION OF SYMBOLS 11... Glass epoxy board, 12... Steel foil pattern, 13... Gui paste, 14... Chip, 15
...Metal thin wire, 16...Dam, 17...Sealing resin, 18...Resist, 21...Steel foil pattern on the back side of the glass epoxy board. Patent applicant Oki Electric Industry Co., Ltd. Agent Patent attorney Mamoru Shimizu (2 others) Fig. 8 Fig. 3 Fig. 4 Fig. 5 (α) (b) ) Brush piece ζ diagram Figure 6 (a (b) Rofu! 1. Jutsu problem Envy Himei diagram Figure 7
Claims (3)
いて、 基板裏面の鋼箔パターン部にスリット部を形成したこと
を特徴とする樹脂封止型半導体装置。(1) A resin-sealed semiconductor device in which a semiconductor chip is sealed with a resin, characterized in that a slit portion is formed in a steel foil pattern portion on the back side of a substrate.
のエポキシ充填密度を下げポーラスにすることを特徴と
する請求項１記載の樹脂封止型半導体装置。(2) The resin-sealed semiconductor device according to claim 1, wherein the substrate is made of a glass epoxy base material, and the epoxy filling density is lowered to make it porous.
板状の基板であることを特徴とする請求項１記載の樹脂
封止型半導体装置。(3) The resin-sealed semiconductor device according to claim 1, wherein the substrate is made of a glass epoxy base material and is a thin plate-like substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27231790A JPH04148554A (en) | 1990-10-12 | 1990-10-12 | Resin-sealed type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27231790A JPH04148554A (en) | 1990-10-12 | 1990-10-12 | Resin-sealed type semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04148554A true JPH04148554A (en) | 1992-05-21 |
Family
ID=17512200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27231790A Pending JPH04148554A (en) | 1990-10-12 | 1990-10-12 | Resin-sealed type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04148554A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953592A (en) * | 1998-02-25 | 1999-09-14 | Fujitsu Limited | Method of fabricating semiconductor having through hole |
-
1990
- 1990-10-12 JP JP27231790A patent/JPH04148554A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953592A (en) * | 1998-02-25 | 1999-09-14 | Fujitsu Limited | Method of fabricating semiconductor having through hole |
| US6291895B1 (en) | 1998-02-25 | 2001-09-18 | Fujitsu Limited | Method of fabricating semiconductor having through hole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414017B2 (en) | Semiconductor device | |
| JPH0239865B2 (en) | ||
| JP4701248B2 (en) | Slot processing method for printed circuit board for semiconductor package | |
| JP3606078B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05267555A (en) | Semiconductor device and its manufacture, and lead frame used for it and its manufacture | |
| JPH04148554A (en) | Resin-sealed type semiconductor device | |
| JPH09116045A (en) | Resin-sealed semiconductor device of bga type using lead frame and its manufacture | |
| JP2001148447A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPH09172103A (en) | Manufacturing for semiconductor device and glass epoxy substrate | |
| JPH053280A (en) | Semiconductor device | |
| JPH05152362A (en) | Manufacture of semiconductor device | |
| JPH04137552A (en) | Lead frame | |
| JP4308698B2 (en) | Semiconductor device | |
| JP2002110884A (en) | Lead frame laminate | |
| JP2000124361A (en) | ADHESIVE-COATED Cu STRING, HIGHLY HEAT-RADIATIVE LEAD FRAME, AND HIGHLY HEAT-RADIATIVE PACKAGE | |
| JPH10289973A (en) | Surface treatment method of lead frame | |
| JPH11251337A (en) | Semiconductor device and manufacture thereof | |
| JPH03159163A (en) | Lead frame | |
| JP2000095971A (en) | Metallic material with enhanced adhesive power, lead frame for highly heat-radiating package, and highly heat-radiating semiconductor package | |
| JPH02292849A (en) | Lead frame | |
| JPH0917913A (en) | Electronic circuit device | |
| JPH0394457A (en) | Lead frame and manufacture thereof | |
| JPH05129512A (en) | Lead frame | |
| JPH0151059B2 (en) | ||
| JPH04332155A (en) | Resin sealed semiconductor device |