JPH04148227A - 浮動小数点数加算器における正規化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ２進浮動小数点数加算器における正規化方式に関し、 各サイクルにおける処理区分の数を平均化し、さらに正
規化処理のためのビットシフト量も少なくできるように
してハードウェアの量の軽減を図ることを目的とし、 加算器は加算結果をデジット単位にシフトするデジット
シフタとビット単位に最大３ビツトシフトできる３ビッ
トシフタとを備え、仮数部の数値を加算した第１の加算
結果の無効桁をデジット単位に判定し、デジット単位に
シフトし、デジット単位にシフトした第１の加算結果を
レジスタの１つに格納し、保護桁の数値から求めた丸め
加算数を他方のレジスタに格納し、デジットシフトした
第１の加算結果に丸め加算数を加算して第２の加算結果
を求め、第２の加算結果の無効桁数を判定し、ビットシ
フトすることにより正規化処理し、正規化加電結果を出
力する構成を持つ。

〔産業上の利用分野〕

本発明は、２進浮動小数点数加算器における正規化方式
に関する。

従来、Ｉ　ＥＥＥ規格もしくはＩ　ＥＥＥ規格に準拠し
た浮動小数点数表現形式を用いた２進浮動小数点数の加
算を行う場合には、先ず加算される二つのオペランドの
浮動小数点数の指数部の指数差に基づいて仮数部の桁合
わせ処理が行われる。その時、指数の小さい方のオペラ
ンドの数値を右シフトすることにより桁合わせが行われ
るので、シフトされた方がシフトされた分だけ桁あふれ
する。

桁あふれした数値は上位３桁分について仮数部を格納す
るレジスタの保護桁に格納され、保護桁に格納された数
値に基づいて、そして、保護桁まで含めて仮数部を加算
し、加算中間結果を求め正規化処理する。

さらに、保護桁の数値に基づいて丸め加算数値を決定し
、正規化された加算中間結果に丸め加算数を加算して最
終加電結果を求めるようにしていた。

従来の加算方式では上記の処理を制御クロックの３サイ
クルの間に行っていた。

即ち、第１サイクルにおいて仮数部の桁合わせを行い、
第２サイクルにおいて加算処理と正規化および正規化結
果と保護桁の数値から求めた丸め加算値をレジスタに戻
す。第３サイクルにおいて正規化結果と丸め加算値を加
算処理し、最終結果を求めるようにしていた。

各サイクルにおける処理区分の数は平均化されているこ
とが、加算器の動作効率上望ましいが、従来の方法では
、第２サイクルの処理が非常に多いのに対し、第３サイ
クルでは丸め処理を行うだけで処理数が平均化されてい
ないものであった。

特に、第２サイクルにおける加算中間結果を正規化する
ためのビットシフタは回路が複雑でありハード量の多い
ものであった。

本発明は、各サイクルにおける処理区分の数を平均化し
、さらに正規化処理のためのビットシフト量も少なくで
きるようにしてハードウェアの量の軽減を図ることを目
的とする。

〔従来の技術〕

第３図により従来の浮動小数点数加算器の正規化方式を
説明する。

図において、３１．３１”はそれぞれ浮動小数点数のオ
ペランド１．オペランド２．３２゜３２°はそれぞれオ
ペランドｌ、オペランド２の浮動小数点数の指数部、３
３．３３″はそれぞれオペランドｌ、オペランド２の浮
動小数点数の仮数部、３４は指数部３２，３２°を入力
し、比較して差を算出する指数比較部、３５．３６はそ
れぞれ仮数部３３．３３°を入力し、指数比較部３４の
算出した指数の差に従って、指数の小さい方の仮数を差
の桁数だけ右シフトし、入力された二つの仮数の桁合わ
せを行う桁合わせシフタ、３７は切り換えスイッチであ
って、桁合わせシフタからの数値と加算処理部（後述）
の加算中間結果を正規化した数値のいづれかを選択する
もの、３８は切り換えスイッチであって、桁合わせシフ
タからの数値と丸め加算数のいづれかを選択するもの、
３９は保護桁の格納部を有するレジスタであって、オペ
ランド１の仮数部もしくは加算処理部（後述）の加算中
間結果を正規化した数値をスイッチ３７で選択されて格
納するもの、４０は保護桁を有するレジスタであって、
オペランドｌの仮数部もしくは丸め加算数をスイッチ３
８で選択された格納するもの、４１はレジスタ３９とレ
ジスタ４０に桁合わせされて格納された仮数を加算処理
した結果を正規化処理するのに必要なビット単位のシフ
ト量を生成するビットシフト量生成部、４２は加算処理
部であって、レジスタ３９と４０に格納された仮数部の
数値を保護桁まで含めて加算処理し、加算中間結果を求
める、もしくはレジスタ３９に格納された正規化加算中
間結果とレジスタ４０に格納された丸め加算数を加算処
理する加算処理部、４３は加算処理部で加算処理された
仮数部の加算中間結果における保護桁の数値に基づいて
丸め加算数を夏山する丸め加算数判定部、４４は加算処
理部で加算された仮数部の加算中間結果をビットシフト
量生成部４１の生成したビットシフト量に基づいてビッ
トシフトし正規化するビットシフタである。

次に第３図の従来の浮動小数点数加算器の正規化方式を
サイクルごとに説明する。

（１）第１サイクル オペランド１とオペランド２の浮動小数点数の指数部が
指数比較部３４、桁合わせシフタ３５．３６に入力され
、指数比較部３４において指数の差が求められる。そし
て、指数の差に従って、指数の小さい方の仮数を入力し
た桁合わせシフタにおいて桁合わせシフトがなされ、レ
ジスタ３９とレジスタ４０に桁合わせされた仮数が入力
される。

ここで、桁合わせシフトは、例えば、指数差が７であっ
たとすると、桁合わせシフタに格納された仮数を７ビツ
ト右にシフトするので、右シフトした結果こぼれ落ちる
ビットを生しる。

そのこぼれ落ちた桁のうち最上位のビットをｇビット、
次のビットをｒ−ビット、以下のビットについては各ビ
ットの数値のオアをとり（例えば以下の各桁の数値が全
てＯであればＯ１以下の桁に１つでも数値１が存在して
いれは１）ｋ−ビデトとして、ｇ−ビット、ｒ−ビット
、ｋ−ビットの数値を、レジスタ３９もしくはレジスタ
４０の桁合わせシフトした仮数を格納した方のレジスタ
の保護桁に格納する。

（２）　第２サイクル レジスタ３９とレジスタ４０に桁合わせされて格納され
た数値を加算処理部４２において保護桁を含めて加算し
加算中間結果を求め、ビットシフタに格納する。同時に
ビットシフト量生成部４１において、加算中間結果を正
規化するため無効桁数を才力、正規化のためのビットシ
フト量を生成し、ビットシフタに入力する。ビットシフ
タにおいて指示されたビットシフト量だけシフトし、加
算中間結果を正規化し、レジスタ３９に正規化加算中間
結果を格納する。一方、丸め加算数判定部４３は加算処
理部の出力する加算中間結果の保護桁の数値と丸めモー
ド（四捨五入、切捨て、切上げ等のモード）に従って加
算値を求め、レジスタ４０に格納する。

（３）　第３サイクル レジスタ３９の正規化中間結果とレジスタ４０の丸め加
算値を加算処理部４２において加算処理し、最終の加算
結果を求める。

〔発明が解決しようとする課題〕

上記のように従来の方法では、第２サイクルの処理が非
常に多いのに対し、第３サイクルでは丸め処理を行うだ
けで、各サイクルにおける処理数が平均化されていない
ものであった。

また、第２サイクルにおける加算中間結果を正規化する
ためのビットシフタは回路が１３［雑でありハード量の
多いものであった。

本発明は、各サイクルにおける処理区分の数を平均化し
、さらに正規化処理のためのビットシフト量も少なくで
きるようにしてハードウェアの量の軽減を図ることを目
的とする。

（課題を解決するための手段〕 本発明においては、浮動小数点数加算器の加算中間結果
の無効桁をデジット単位（４ビット単位）に判定し、デ
ジット単位にシフトするデジットシフタを設けた。

そして、第２サイクルにおける、加算中間結果（以後桁
合わせされた仮数を加算した加算中間結果を第１の加算
結果と称する）において、無効桁をデジット単位に求め
、無効デジットをデジット単位にシフトする（先頭桁か
ら順に、４ビツト連続する無効桁を求め、４ビット単位
にシフトする）そして、デジットシフトした第１の加算
結果および保護桁の数値により定められる丸め加算数を
二つのレジスタに格納する。

第３サイクルにおいては、デジット単位にシフトされた
第１の加算結果と丸め加算数を加算し、第２の加算結果
を求める。

そして、第２の加算結果のビット単位の無効桁（口ない
し３ビツト）をシフトして正規化し、加算最終結果を得
るようにした。

第１図に本発明の基本構成を示す。

図において、１．１°はそれぞれオペランドｌ。

オペランド２．２．２　はそれぞれオペランドｌ、オペ
ランド２の指数部、３，３°はそれぞれオペランド１．
オペランド２の仮数部、４は指数比較部、５．６は桁合
わせシフタ、７．８は切り換えスイッチ、９．１０はレ
ジスタ、１１は加算処理部、１２はデジットシフト量生
成部であって、加算処理部１１における仮数の加算中間
結果（第１の加算結果）における無効桁をデジット単位
に判定し、第１の加算結果のデジットシフト量を生成す
るもの、１３は第１の加算結果をデジットシフトした結
果を正規化するためのビット単位のシフト量を生成する
ビットシフト量生成部、１４は加算処理部の第１の加算
結果に基づいて、丸め加算数を判定する丸め加算数判定
部、１５はデジ・７トシフタであって加算処理部１１の
第１の加算結果を格納し、デジットシフト量生成部のデ
ジットシフト量に従ってデジットシフトするようにする
もの、１６はデジットシフトした第１の加算結果と丸め
加算数を加算した第２の加算結果をビットシフト量生成
部１３の生成したビット数をシフトすることにより正規
化するための３ビ、トシフタである。

〔作用］ 第１図の基本構成の動作を、サイクル毎に説明する。

（１）第１サイクル オペランドｌとオペランド２の浮動小数点数の指数部が
指数比較部４、桁合わせシフタ５．６にに入力され、指
数比較部４において指数の差が求められる。そして、指
数の差に従って、指数の小さい方て仮数を入力した桁合
わせシフタにおいて桁合わせシフトがなされ、レジスタ
９とレジスタ１０に桁合わせされた仮数が入力される。

この時、桁合わせシフトの結果こぼれ落ちた桁（ｇ−ビ
ット、ｋ−ビット、ｒ−ビン日の数値もレジスタの保護
桁に格納される。

（２）　第２サイクル レジスタ９とレジスタｌＯに桁合わせされて格納された
数値を加算処理部１１において保護桁を含めて加算し第
１の加算結果を求め、デジットシフタ１５に格納する。

同時にデジットシフト量生成部１２において無効桁をデ
ジット単位に判定し、デジットシフト生成量を求め、デ
ジットシフタ１５に人力して第１の加算結果をデジット
シフトする。その結果をレジスタ９に格納する。

一方、丸め加算数判定部１４は、第１の加算結果におけ
る保護桁、丸めモード、デジットシフト後の無効桁数（
デジット単位で無効桁を取り除いてもなお残されること
のある１〜３ビツトの無効桁）とにより丸め加算値を求
める（この丸め加算値の算出方法については後述する）
、求めた丸め加算値をレジスタ１０に格納する。

（３）第３サイクル （３）　第３サイクル レジスタ９のデジットシフトした第１の加算結果とレジ
スタｌＯに格納されている丸め加算値を加算処理部１１
において加算処理し、第２の加算結果を求め、３ピツト
ンフタ１６に格納する。

同時に、ビットシフト量生成部１３ば第２の加算結果の
無効桁数（０〜３ビット）を判定し、３ビツトシフタに
シフト量を入力する。

３ビットシフタにおいてビットシフト量生成部１３で生
成したシフト量（０〜３ビツト）だけシフトし、第２の
加算結果を正規化して最終加算結果を得る。

本発明においては第１の加算結果をデジットシフトして
も、０〜３ビツトの無効桁は残る場合がある。ところで
、第２サイクルにおける丸め加算数の算出は、正しくは
仮数部の第１加算結果を仮数部まで含めて正規化シフト
した状態における保護桁の数値に基づいて算出されるべ
きものである。

しかし、本発明では無効桁を残した状態において加算数
を算出するので、最終的なビットシフトによる正規化後
の保護桁の数値を予測して決定する必要がある。

そこで、本発明における、丸め加算数の夏山方法を次に
説明する。

第１の加算結果のデータパターンは次の場合がある。

■　１×××　××××　・・・ ■　０１××　××××　・・・ ■　００１×　××××　・・・ ■　０００１　　ｘｘｘｘ　　・・・ ■　００００　１ｘｘｘ　　・・・ 上記の各パターンについて正規化後の保護桁の数値がど
うなるかを考える。

（ａｌ　　無効桁がＯのとき（上記パターン■）演算結
果の無効桁が０ということは、シフトされることがない
ので演算結果のｇ、ｒ、に−ビットがそのまま保護桁と
なる。

ｃｂ）＝効桁が１のとき（上記パターン■）加算のとき
はなく、減算のときに生じる。

加算結果の無効桁が１のときは、正規化において左に１
ビットシフトされる。従って、保護桁の位置は、シフト
前におけるｒ、に−ビットのある位置とに一ビットの右
隣りのビットとなる。即ち’ｒｋｏ　　Ｊである。

例えば正規化前の保護桁が次の通りであったとする。

ｏｌｘｘ　　ｘｘｘｘ　　・・・・　ａｂｃ（ｇ　ｒ　
ｋ） 正規化後の保護桁は次のようになる。

０１××　××××　・・・ａ　　ｂｃ。

（ｇｒｋ） 即ち、正規化後の保護桁の数値はｒｂｃ　ＯＪとなる。

（Ｃ）　　無効桁が２以上のとき（上記パターン■、■
、■および■以降） 加算の時にはなく、減算の時に生しる。

無効箱が２以上になるためには、桁合わせしていない場
合と、片方のオペランドが１ビットだけ桁合わせシフト
した場合である。２ビット桁合シフトすると演算無効桁
数が２以上になることはない。

そこで、桁合わせシフトがない場合とｌビ・７ト桁合わ
せソフトした場合について考える。

い）　桁合わせしていない場合 桁合わせしていない場合は、桁あふれしていないので、
ｇ、ｒ、に−ヒ゛ントすべて０である。

（ｉｉ）　　　１ビツトシフトした場合ｌビット桁あふ
れしているので、ｒ、に−ビットは０であるが、ｇ−ビ
ットが１の場合が考えられる。しかし、無効桁が２つ以
上ある場合にはかならず左シフトされるのでシフトした
結果のｇ、ｒ、に−ビットの値は全て０になる。

従って、（１）、（１１）共にｇ、ｒ、ｋ　　−ビット
全て０であり、桁あふれしていない場合と同じになる。

従って、無効桁が２つ以上ある場合には、加算数は保護
桁の数値０で保護桁を見る必要がなく必ずＯになる。

以上より、第１の演算結果の舞効桁のデータパターンに
おいて、（ａ）とら）の場合のみを保護桁を考慮し、丸
め加算値を決定すればよい。

［実施例〕 第２図における数値例により本発明の詳細な説明する。

図（ａ）は浮動小数点数のオペランド１（ＯＰＩ）とオ
ペランド２　（ＯＦ２）の例を示す。

倍精度の場合であり、０ビツト目は符号、１ビツト目か
ら１１ビツト目までは指数部、残りの１２ビツト目から
６３ビット目までは仮数部である。

オペランド１とオペランド２０指数差は４であるから、
指数の小さい方のオペランド２の仮数部を右に４ビツト
シフトして桁合わせを行う。

回出）はオペランド１（ＯＰＩ）と４ビツト右に桁合わ
せしたオペランド２　（ＯＦ２）の仮数部を示す。

右に４ビツトシフトした結果、保護桁（ｇｒｋ）は図に
示すようにｒｌ　１１Ｊとなる。但し、ｋ−ビットは桁
あふれした３ビット以降をオアしたものである。

図（Ｃ）はオペランド１とオペランド２の仮数部を保護
桁を含めて減算処理した結果を示す。

減算結果（第１の演算結果）の無効桁は１つだけなので
、デジットシフト量は０であるから、図示の減算結果を
シフトなしにシフトレジスタに格納する。

そして、無効桁は１であるから、正規化後の保護桁は図
（Ｃ）に示されているｇ、ｒ、に−ビットより１桁づつ
右側にあるｒｏｌｏＪとなる。この保護桁の数値と丸め
モードから丸め加算数を決定する０例えば、■であると
すると加算値１をレジスタに格納し、減算結果（第１の
演算結果）の６４ビツト目へ加算し、保護桁の数値「ｏ
ｌ」となる。

さらに無効桁が１ビツトなので１ビツトシフトして正規
化し、図（ｄ）に示す最終結果を得る。

〔発明の効果〕

本発明によれば、加算処理のサイクルにおける処理数を
均等化でき処理に無駄がなくなる。

また、加算処理の結果を正規化するのに、デジットシフ
トとＯ〜３ビットのシフトに分けたので、シフトのため
のハードウェアが簡単化でき、処理が高速化する。

【図面の簡単な説明】

第１図は、本発明の基本構成を示す図である。 第２図は、本発明の数値例を示す。 第３図は、従来の浮動小数点数加算器の正規化方式を示
す図である。 図面において、 ｌ　　　：オペランド１． １′　　　：オペランド２． ２．２°　：指数部、 ３．３’　　：仮数部、 ４　　　：指数比較部、 ５、下　：桁合わセシフタ、 ７．８　：切り換えスイッチ、 ９．１（ｌレジスタ、 ：加算処理部、 ：デジットシフト量生成部、 二ビットシフト量生成部、 ：丸め加算数判定部、 ：デジットシフト、 ：３ビットシフタ。

Claims (1)

1. 【特許請求の範囲】 １）加算対象の二つの浮動小数点数の指数部の数値を入
   力する指数比較部（４）と、指数部の指数の比較結果に
   基づいて加算対象の二つの浮動小数点数の仮数部一方を
   桁合わせする桁合わせシフタ（５、６）と、桁合わせさ
   れた加算対象の仮数部をそれぞれ入力する二つのレジス
   タ（９、１０）と、二つのレジスタに格納されている数
   値を入力して加算処理する加算処理部（１１）とを備え
   、加算結果を正規化して正規化浮動小数点数を出力する
   浮動小数点数加算器において、 上記レジスタ（９、１０）は、仮数部を桁合わせするた
   めシフトした結果桁あふれした部分を格納する保護桁と
   、保護桁の数値に基づいて丸め加算数を判定する丸め加
   算数判定部（１４）と、仮数部の数値を加算した加算処
   理部における第１の加算結果をデジット単位にシフトす
   るデジットシフタ（１５）と、デジットシフトした第１
   の加算結果と丸め加算数を加算した加算処理部における
   第２の加算結果をビット単位にシフトして正規化するビ
   ットシフタ（１６）を備え、 仮数部の数値を加算した第１の加算結果のうちの無効桁
   をデジット単位に判定し、デジット単位にシフトし、 デジット単位にシフトした上記第１の加算結果を上記一
   方のレジスタ（９）に格納し、保護桁の数値から求めた
   丸め加算数を他方のレジスタ（１０）に格納し、デジッ
   トシフトした第１の加算結果に丸め加算数を加算して第
   ２の加算結果を求め、第２の加算結果の無効桁数を判定
   し、ビットシフトすることにより正規化処理し、正規化
   加算結果を出力することを特徴とする浮動小数点数加算
   器における正規化方式。 ２）第１の加算結果の無効桁数が０の場合と１の場合に
   のみ、第１の加算結果の保護桁の数値に基づいて丸め加
   算数を決定し、上記以外の無効桁数の場合には、保護桁
   の数値を０として丸め加算数を決定することを特徴とす
   る請求項１に記載の浮動小数点数加算器における正規化
   方式。