JPH04147190A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２値のイメージデータの表示に使用される表示
制御装置に関する。

〔従来の技術〕

この種のディスプレイ制御装置を使用している例として
ワードプロセッサがあり、データ入力確認や入力済デー
タの修正確認のための表示を行うことに利用されている
。ワードプロセッサは第３図のような構成となっていて
、文字はキーボード１より文字コードとして主制御部２
に・入力され、主制御部３でイメージ変換されたイメー
ジデータとして表示制御装置４に与えられる。

また、図形等の画像データはイメージデータ２よりイメ
ージデータとして主制御部３に入力され、表示制御装置
４に与えられる。表示制御装置４に与えられたイメージ
データは次のようにしてビデオ信号としてＣＲＴディス
プレイ５に送出され、蛍光管上に明暗を構成し所望のイ
メージを形成する。

従来、表示制御装置４は第４図のように構成されており
、表示制御装置に与えられなイメージデータは、メモリ
制御部３１によって画像メモリ３２上に二次元配列され
て書込まれる。かたメモリ制御部３１は逐次二次元配列
された画像メモリ３２上の各ラインを１ライン毎に読出
し、パラレルシリアル変換回路３３に与え２値のビデオ
信号として先に説明したようにＣＲＴディスプレイ５へ
送出される。

このようにして表示イメージを確認しながら入力、修正
が終了すると、キーボード１からの指示により図示しな
い補助記憶装置に入力情報を保存したり、あるいはプリ
ンタ装置に出力し文書を作成する。

〔発明が解決しようとする課題〕

上述した従来の表示制御装置は、画像メモリ中の２値の
画像データをそのまま輝度の明暗に対応させているため
、例えばＡ４版相当の文書を画面に表示させようとする
と、高価な高解像度のディスプレイが必要となるという
欠点がある。

そこで本発明の目的は、上記欠点を解決し安価な低解像
度のディスプレイでも判読性を劣化させることなくディ
スプレイ画面上に文書の頁単位での表示が可能となる表
示制御装置を提供することにある。

〔課題を解決するための手段〕

本発明の装置は、ディスプレイ画面上に文字や図形を表
示させるための表示制御装置において、２値のイメージ
データを格納するための二次元配列たれた画像メモリと
、該画像メモリに格納されたイメージデータを順次読出
しつつ、２値のイメージデータを外部から受信し二次元
配列して前記画像メモリに格納するメモリ制御部と、該
メモリ制御部により読出されたイメージデータを一ライ
ン単位に格納するｎ個のラインメモリと、ｎ個の各ライ
ンメモリよりｎ個の画素をｎ個毎に取出すライン制御部
と取出されたｎ×ｎ個の画素中の有効画素数を出力する
計数回路と、出力された有効画素数に比例したアナログ
ビデオ信号に変換するデジタル−アナログ変換回路とを
有する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明のｎ＝２とした一実施例のブロック図で
ある。

第１図において、４１は“１”又は“０′”の２値のイ
メージデータを格納する画像メモリ、４３は画像メモリ
４１ヘイメージデータの格納及び読出しを行うメモリ制
御部、４４は画像メモリ４１より読出された１ライン分
のイメージデータを一時記憶する第１のラインメモ１ハ
４Ｓは同様に次の１ライン分のイメージデータを一時記
憶する第２のラインメモリ、４６は第１及び第２のライ
ンメモリ４４．４５よりそれぞれ２画像毎に順次読出を
行わせるライン制御部、４７は第１及び第２のラインメ
モリ４４．４５からのａ、ｂ、ｃ、ｄの４画素中の“１
”の画素数を画素値として出力するＲＯＭ、４８はＲＯ
Ｍ４７の出力値に従ってアナログビデオ信号に変換する
ＤＡ変換器である。

メモリ制御部４３に入力された２値イメージデータは、
二次元変換されて各ライン毎に画像メモリ４１に格納さ
れる。そして画像メモリ４１には第２図の如き２値のイ
メージデータが形成される。

またメモリ制御Ｎ４３は画像メモリ４１に格納されたイ
メージデータを逐次に２ライン毎に読出している。

まず第２図に示す第１ラインが第１のラインメモリ４４
に、第２ラインが第２のラインメモリ４５にそれぞれ書
き込まれる。そして各ラインメモ＋Ｊ４４，４５より２
画素毎に順次読出され、ＲＯＭ４７に入力される。

ＲＯＭ４７にはあらかじめ４つの入力ａ　ｒ　ｂ　＋ｃ
、ｄに対応した“１”の画素数が第１表の如く格納され
ており、順次入力に応じた画素数が画素値として出力さ
れる。

すなわちＲＯＭ４７には第２図に示すエリア５１のａ＋
　ｂｒ　　Ｃ１ｄの各画素が入力されて出力“Ｏ”が得
られ、以降同様にエリア５２．５３・・・５４・・・と
順次入力され出力画素値として０，０゜・・・１．・・
・が得られる。

第１表 このようにして第１及び第２のランインメモリ４４．４
５が読出され、２×２画素毎の“１″の画素数が出力さ
れる。そしてラインメモリ４４゜４５の出力済のエリア
へは次のラインすなわち第２図の第３，４ラインが入力
される。

上述のようにしてＲＯＭ４７より出力された画素値はＤ
Ａ変換器４８に入力され、ＤＡ変換器４８は入力に比例
して例えばＯ〜２ｖに変換して、エリア５１では０■、
エリア５４では０．５Ｖ、エリア５５ではＩＶ、　−１
−！Ｊ　７５　Ｂ　テハ１．５Ｖ、　ｘ　ＩＪア５７で
は２ｖというようにアナログビデオ信号な得られる。

このアナログビデオ信号により、ＣＲＴディスプレイ上
には密度の高いエリアは面輝度に、密度が疎になるにし
たがい低輝度に表示されることになる。

〔発明の効果〕

以上説明したように、本発明の表示制御装置によれば、
複数の２値イメージデータを集合化して１集合を多値デ
ータとして画面上の１画素に表示することにより、細線
は低輝度に、太線は亮輝度に表示することが可能となり
、低解像度のディスプレイでも広範囲の画像を判読性を
劣化させずに表示でき、安価な表示装置を提供できる効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は２値
イメージデータのメモリ配置例を示す図、第３図はワー
ドプロセッサの主要構成図、第４図は従来の表示制御装
置のブロック図である。 １・・・キーボード、２・・・イメージデータ、３・・
・主制御部、４・・・表示制御装置、５・・・ＣＲＴデ
ィスプレイ、３１・・・メモリ制御部、３２・・・画像
メモリ、３３・・・パラレル−シリアル変換器、４１・
・・画像メモリ、４３・・・メモリ制御部、４４．４５
・・・ラインメモリ、４６・・・ライン制御部、４７・
・・ＲＯＭ１４８・・・ＤＡ変換器。

Claims (1)

1. 【特許請求の範囲】 ディスプレイ画面上に文字や図形を表示させるための表
   示制御装置において、 ２値のイメージデータを格納するための二次元配列たれ
   た画像メモリと、該画像メモリに格納されたイメージデ
   ータを順次読出しつつ、２値のイメージデータを外部か
   ら受信し二次元配列して前記画像メモリに格納するメモ
   リ制御部と、該メモリ制御部により読出されたイメージ
   データを一ライン単位に格納するｎ個のラインメモリと
   、ｎ個の各ラインメモリよりｎ個の画素をｎ個毎に取出
   すライン制御部と、取出されたｎ×ｎ個の画素中の有効
   画素数を出力する計数回路と、出力された有効画素数に
   比例したアナログビデオ信号に変換するデジタル−アナ
   ログ変換回路とを有する表示制御装置。