JPH02213891A - 温度ヒューズ付き抵抗器の製造方法 - Google Patents
温度ヒューズ付き抵抗器の製造方法Info
- Publication number
- JPH02213891A JPH02213891A JP3573589A JP3573589A JPH02213891A JP H02213891 A JPH02213891 A JP H02213891A JP 3573589 A JP3573589 A JP 3573589A JP 3573589 A JP3573589 A JP 3573589A JP H02213891 A JPH02213891 A JP H02213891A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- display
- pixel
- displayed
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 14
- 230000004397 blinking Effects 0.000 claims description 2
- 238000003491 array Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、マトリックス状に配列された画素によって、
図形、数字や文字等のパターンを表示する表示装置に関
する。
図形、数字や文字等のパターンを表示する表示装置に関
する。
［従来の技術］
従来より、画素の集合によりパターンを表示するものが
用いられている。この表示されるパターンが、例えは、
数字「２」である場合には、第４図に示すように、「２
」の形状に応じてマトリックス状ここ配列された各画素
のオン、オフを決めている（特開昭６ｌ−２１５５８９
）。即ち、輪郭が画素の並びと平行である場合には、そ
のまま平行に連続した画素の並びとして表示していた。
用いられている。この表示されるパターンが、例えは、
数字「２」である場合には、第４図に示すように、「２
」の形状に応じてマトリックス状ここ配列された各画素
のオン、オフを決めている（特開昭６ｌ−２１５５８９
）。即ち、輪郭が画素の並びと平行である場合には、そ
のまま平行に連続した画素の並びとして表示していた。
そして、画素の並びと平行でない、例えはその輪郭が曲
線や斜めの線であった場合には、その程度に応じてその
箇所の画素をオンするか、オフするかを決定していた。
線や斜めの線であった場合には、その程度に応じてその
箇所の画素をオンするか、オフするかを決定していた。
そして、このような画素の集合をパターンとして予め記
憶し、数字「２」に応じた入力信号があったときには、
第４図に示す如く、「２」のパターンを表示していた。
憶し、数字「２」に応じた入力信号があったときには、
第４図に示す如く、「２」のパターンを表示していた。
［発明が解決しようとする課題］
しかしながら、こうした従来の表示装置では、パターン
の＠部が画素の並びと平行でない曲線や斜めの線であっ
た場合には、画素の集合として表示するために、その表
示が階段状の輪郭となってしまい不自然な表示となって
しまうという問題があった。また、たとえこれを階調表
示したとしても、単に全体的に階調表示されるのみであ
って、その輪郭は階段状であり、不自然な表示とな−っ
てしまうことに変わりはなかった。
の＠部が画素の並びと平行でない曲線や斜めの線であっ
た場合には、画素の集合として表示するために、その表
示が階段状の輪郭となってしまい不自然な表示となって
しまうという問題があった。また、たとえこれを階調表
示したとしても、単に全体的に階調表示されるのみであ
って、その輪郭は階段状であり、不自然な表示とな−っ
てしまうことに変わりはなかった。
そこで本発明は上記の課題を解決することを目的とし、
マトリックス状に配列された画素であっても曲線や斜め
の線等を目然乙こ表示することができる表示装置を提供
することここある。
マトリックス状に配列された画素であっても曲線や斜め
の線等を目然乙こ表示することができる表示装置を提供
することここある。
［課題を解決するための手段］
かかる目的を達成すべく、本発明は課題を解決するため
の手段として次の構成を取−フだ。即ち、点滅する画素
がマ［・リックス状に配列されて入力信号に応じて予め
記憶されたパターンを前記画素の集合として表示する表
示装置において、前記画素を階調表示する階調表示手段
と、前記マトリックス状の画素の並びと平行でない表示
画素があるときには、該画素ここ隣接した曲の画素を階
調表示するパターンとして予め記憶し、該パターンを前
記階調表示信号乙こ出力するバター一 ン記憶手段と、 を１曲えたことを特徴とする表示装置の構成がそれであ
る。
の手段として次の構成を取−フだ。即ち、点滅する画素
がマ［・リックス状に配列されて入力信号に応じて予め
記憶されたパターンを前記画素の集合として表示する表
示装置において、前記画素を階調表示する階調表示手段
と、前記マトリックス状の画素の並びと平行でない表示
画素があるときには、該画素ここ隣接した曲の画素を階
調表示するパターンとして予め記憶し、該パターンを前
記階調表示信号乙こ出力するバター一 ン記憶手段と、 を１曲えたことを特徴とする表示装置の構成がそれであ
る。
［作用］
前記構成を有する表示装置は、パターン記憶手段が入力
信号乙こ応じて予め記・憶されたパターンを階調表示手
段に出力し、階調表示手段がこのパターンに応じて画素
を階調表示する。従って、マトリックス状に配列された
画素の並びと平行でない表示画素と隣接する画素は、階
調表示されるので、マトリックス状に配列された画素の
並びと平行でない曲線や斜めの線等であっても自然に表
示される。
信号乙こ応じて予め記・憶されたパターンを階調表示手
段に出力し、階調表示手段がこのパターンに応じて画素
を階調表示する。従って、マトリックス状に配列された
画素の並びと平行でない表示画素と隣接する画素は、階
調表示されるので、マトリックス状に配列された画素の
並びと平行でない曲線や斜めの線等であっても自然に表
示される。
［実施例］
以下本発明の実施例を図面に基づいて詳細に説明する。
第１図は本発明の一実施例である表示装置である。■は
ｎ行×ｍ桁のマトリックス構成を取るドント７トリック
ス型の表示パネルである。この表示パネル１には、横方
向にｎ個の行電極２Ａ−１〜２ Ａ −ｎと、縦方向に
桁電極２Ｂ−１〜２［３−ｆ−１１とが設けられており
、この両電極の交点に対応して、それぞれ液晶（図示せ
ず）が設けられ、若しくは対向する電極間でグロー放電
がなされるように構成されている。この両電極に印加さ
れる電圧に応じて光の透過率、反射用、若しくは輝度が
変化するようここ構成されており、この１個の液晶によ
って、若しくは一対の対向する電極によって１画素ａを
構成している。尚、このような、ン夜晶衷示パネルやプ
ラズマデイスプレィに限らず、他の画素ａがマトリック
ス状に配列されている構成のものであれはよい。
ｎ行×ｍ桁のマトリックス構成を取るドント７トリック
ス型の表示パネルである。この表示パネル１には、横方
向にｎ個の行電極２Ａ−１〜２ Ａ −ｎと、縦方向に
桁電極２Ｂ−１〜２［３−ｆ−１１とが設けられており
、この両電極の交点に対応して、それぞれ液晶（図示せ
ず）が設けられ、若しくは対向する電極間でグロー放電
がなされるように構成されている。この両電極に印加さ
れる電圧に応じて光の透過率、反射用、若しくは輝度が
変化するようここ構成されており、この１個の液晶によ
って、若しくは一対の対向する電極によって１画素ａを
構成している。尚、このような、ン夜晶衷示パネルやプ
ラズマデイスプレィに限らず、他の画素ａがマトリック
ス状に配列されている構成のものであれはよい。
前記行電極２Ａ−１〜２ Ａ −ｎは、行Ｎ極ドライブ
回路４からの信号が人力されるよう乙こなされており、
桁電極２Ｂ−１〜２ Ｂ −ｔｎは、桁電極ドライブ回
路６からの信号が人力されるようになされている。そし
て、行電極ドラ−イブ回路４及び桁電極ドライブ回路６
にはデータ読み出し回路８からそれぞれにアドレスデー
タと、Ｄ／Ａ変換器１０を介して階調表示信号が人力さ
れるようになされている。
回路４からの信号が人力されるよう乙こなされており、
桁電極２Ｂ−１〜２ Ｂ −ｔｎは、桁電極ドライブ回
路６からの信号が人力されるようになされている。そし
て、行電極ドラ−イブ回路４及び桁電極ドライブ回路６
にはデータ読み出し回路８からそれぞれにアドレスデー
タと、Ｄ／Ａ変換器１０を介して階調表示信号が人力さ
れるようになされている。
乙のデータ読み出し回路８は、電子制御回路２０＋こ接
続されており、この電子制御回路２０は、周知のＣＰ
ＩＪ ２２、制御用のプログラムやデータを予め格納す
るＲＯＭ２４、読み書き可能なＲＡＭ２６に、パターン
バッファメモリ２８、人力装置３０がコモンバス３２を
介して相互に接続されて構成されている。ここで、人力
装置３０としては、キーボードや他のホストコンピュー
タ等である。
続されており、この電子制御回路２０は、周知のＣＰ
ＩＪ ２２、制御用のプログラムやデータを予め格納す
るＲＯＭ２４、読み書き可能なＲＡＭ２６に、パターン
バッファメモリ２８、人力装置３０がコモンバス３２を
介して相互に接続されて構成されている。ここで、人力
装置３０としては、キーボードや他のホストコンピュー
タ等である。
一方、ＣＰ Ｕ ２２は、ホスト装置３２からの信号を
人力し、これらの信号、ＲＯＭ ２４、ＲＡＭ２日内の
プログラムやデータ等に基づいてＣＰＵ２２は、パター
ンバッファメモリ２８を介してデータ読み出し回路８に
信号を出力する。
人力し、これらの信号、ＲＯＭ ２４、ＲＡＭ２日内の
プログラムやデータ等に基づいてＣＰＵ２２は、パター
ンバッファメモリ２８を介してデータ読み出し回路８に
信号を出力する。
前記ＲＯＭ２４は、画素ａの集合として表示されるパタ
ーン情報が予め記憶されているパターンメモリ２４ａを
備えている。このパターンメモリ２４ａｊこ記憶される
パターン情報は、例えば、数字「２」である場合には、
第２図に示すように決定されて予め記憶される。
ーン情報が予め記憶されているパターンメモリ２４ａを
備えている。このパターンメモリ２４ａｊこ記憶される
パターン情報は、例えば、数字「２」である場合には、
第２図に示すように決定されて予め記憶される。
マトリックス状に配列された画素ａの並びと平行でない
パターンを表示する画素ａがある場合ここは、その画素
ａに隣接する他の画素ａを階調表示する。この画素ａの
表示輝度はその画素ａの升目の内、表示したい絵が占め
る面積の割合から決定する。第２図に示すように、画素
ａを表示輝度１００％、７５％、５０％、２５％、０％
の５段階で階調表示する場合を例に説明する。表示輝度
１００％で表示する画素ａ１と、これと並びが平行でな
い表示輝度１００％で表示する画素ａ２とに隣接してい
る画素ａ３は、その表示輝度を表示したい絵が占める面
積の割合から例えは７５％とする。そして、他の表示輝
度１００％で表示する画素ａ４と、この画素ａ３とに隣
接する画素ａ５は、その表示輝度を同じく上記面積の割
合から例えは２５％とする。このように、表示輝度１０
０％で表示する画素ａにより、パターンの輪郭が階段状
となるときには、その段の部分に当たる隣接する画素ａ
の表示輝度を低くする。このよう乙こして決定したパタ
ーンを画素ａの集合として、また各画素ａのアドレスと
階調表示の情報をデジタル信号として、数字「２」に対
応してパターンメモリ２４ａに予め記憶する。
パターンを表示する画素ａがある場合ここは、その画素
ａに隣接する他の画素ａを階調表示する。この画素ａの
表示輝度はその画素ａの升目の内、表示したい絵が占め
る面積の割合から決定する。第２図に示すように、画素
ａを表示輝度１００％、７５％、５０％、２５％、０％
の５段階で階調表示する場合を例に説明する。表示輝度
１００％で表示する画素ａ１と、これと並びが平行でな
い表示輝度１００％で表示する画素ａ２とに隣接してい
る画素ａ３は、その表示輝度を表示したい絵が占める面
積の割合から例えは７５％とする。そして、他の表示輝
度１００％で表示する画素ａ４と、この画素ａ３とに隣
接する画素ａ５は、その表示輝度を同じく上記面積の割
合から例えは２５％とする。このように、表示輝度１０
０％で表示する画素ａにより、パターンの輪郭が階段状
となるときには、その段の部分に当たる隣接する画素ａ
の表示輝度を低くする。このよう乙こして決定したパタ
ーンを画素ａの集合として、また各画素ａのアドレスと
階調表示の情報をデジタル信号として、数字「２」に対
応してパターンメモリ２４ａに予め記憶する。
尚、この表示輝度の決定にあたっては、第３図に示すよ
うに、画素ａに応じた升目に、表示するパターンを描き
、表示するパターンが画素ａに占めるｇｌＪ台からその
画素ａの表示輝度を決定してもよい。また、液晶による
表示である場合には、輝度に変えて、透過率や反射率に
よって階調表示すれはよい。
うに、画素ａに応じた升目に、表示するパターンを描き
、表示するパターンが画素ａに占めるｇｌＪ台からその
画素ａの表示輝度を決定してもよい。また、液晶による
表示である場合には、輝度に変えて、透過率や反射率に
よって階調表示すれはよい。
次に、本実施例の表示装置の作動について説明する。
まず、入力装置３０から信号が人力されると、例えは、
数字「２」が人力されると、ＣＰＵ２２は、パターンメ
モリ２４ａから数字「２」に応じたパターン情報を読み
出し、パターンバッファメモリ２８に格納する。そして
、データ読み出し回路８は、パターンバッファメモリ８
から所定のタイミングでこのパターン情報を読み出し、
アドレス信号をそれぞれ行電極ドライブ回路４、桁電極
ドライブ回路６に出力する。また、階調表示信号をデジ
タル−アナログ変換器１０によりアナログ信号に変換し
て行電極ドライブ回路４、相電極ドライブ回路６に出力
する。
数字「２」が人力されると、ＣＰＵ２２は、パターンメ
モリ２４ａから数字「２」に応じたパターン情報を読み
出し、パターンバッファメモリ２８に格納する。そして
、データ読み出し回路８は、パターンバッファメモリ８
から所定のタイミングでこのパターン情報を読み出し、
アドレス信号をそれぞれ行電極ドライブ回路４、桁電極
ドライブ回路６に出力する。また、階調表示信号をデジ
タル−アナログ変換器１０によりアナログ信号に変換し
て行電極ドライブ回路４、相電極ドライブ回路６に出力
する。
これらの行電極ドライブ回路４及び桁電極ドライブ回路
６は、人力されたアドレス信号と階調表示信号に応じて
行電極２Ａ−１〜２ Ａ −ｎ及び桁電極２Ｂ−１〜２
Ｂ−ｍに電圧を印加して、画素ａを階調表示する。こう
して、人力装置３０から数字「２」が人力された場合に
は、パターンメモリ２４ａに予め記憶された「２」に応
じたパターン情報が読み出されて、第２図に示すパター
ンが表示パネル１に表示される。
６は、人力されたアドレス信号と階調表示信号に応じて
行電極２Ａ−１〜２ Ａ −ｎ及び桁電極２Ｂ−１〜２
Ｂ−ｍに電圧を印加して、画素ａを階調表示する。こう
して、人力装置３０から数字「２」が人力された場合に
は、パターンメモリ２４ａに予め記憶された「２」に応
じたパターン情報が読み出されて、第２図に示すパター
ンが表示パネル１に表示される。
従って、マトリックス状には配列された画素ａの並びに
平行でない曲線や斜めの線であっても、表示輝度１００
％のパターンで、その輪郭が（才っきりとした階段状と
なる不自然な表示ではない。
平行でない曲線や斜めの線であっても、表示輝度１００
％のパターンで、その輪郭が（才っきりとした階段状と
なる不自然な表示ではない。
パターンの基本となる中心部分は表示輝度１００％で表
示されて、明確な表示となり、またその輪郭が曲線や斜
めの線である場合には、それに応じて階調表示され、パ
ターンの輪郭の輝度が段階的に変化しているので、自然
な表示となる。
示されて、明確な表示となり、またその輪郭が曲線や斜
めの線である場合には、それに応じて階調表示され、パ
ターンの輪郭の輝度が段階的に変化しているので、自然
な表示となる。
尚、前述した実施例では、表示パネル１を例としたが、
マトリックス状に配列されたドツトにより印字されるビ
ットイメージ型のプリンタであっても印字するドツトを
同様に階調表示することによって実施可能であり、ドツ
トを利用して表示するものに広く応用できる。
マトリックス状に配列されたドツトにより印字されるビ
ットイメージ型のプリンタであっても印字するドツトを
同様に階調表示することによって実施可能であり、ドツ
トを利用して表示するものに広く応用できる。
以上本発明はこの様な実施例に同等限定されるものでは
なく、本発明の要旨を逸脱しない範囲において種々なる
態様で実施し得る。
なく、本発明の要旨を逸脱しない範囲において種々なる
態様で実施し得る。
［発明の効果］
以上詳述したように本発明の表示装置は、マトリックス
状には配列された画素の並びに平行でない曲線や斜めの
線であっても、はっきりとした階段状の輪郭となる表示
ではなく、中心部分は明確に、そしてパターンの輪郭が
曲線や斜めの線である場合にはそれに応じて階調表示さ
れるので、自然な表示となるという効果を奏する。
状には配列された画素の並びに平行でない曲線や斜めの
線であっても、はっきりとした階段状の輪郭となる表示
ではなく、中心部分は明確に、そしてパターンの輪郭が
曲線や斜めの線である場合にはそれに応じて階調表示さ
れるので、自然な表示となるという効果を奏する。
第１図は本発明の一実施例としての表示装置の概略構成
図、第２図は本実施例による表示の説明図、第３図はパ
ターンの説明図、第４図は従来の表示の説明図である。 １・・・表示パネル ２Ａ −１〜２Ａ −ｎ・−行電極 ２ Ｂ −１〜２ Ｂ −ｍ−桁電極 ８・・・データ読み出し回路 １０・・・デジタル−アナログ変換器 ２０・・−電子制御回路 ２４ａ・・・パターンメモリ ２日・・・パターンバッファメモリ
図、第２図は本実施例による表示の説明図、第３図はパ
ターンの説明図、第４図は従来の表示の説明図である。 １・・・表示パネル ２Ａ −１〜２Ａ −ｎ・−行電極 ２ Ｂ −１〜２ Ｂ −ｍ−桁電極 ８・・・データ読み出し回路 １０・・・デジタル−アナログ変換器 ２０・・−電子制御回路 ２４ａ・・・パターンメモリ ２日・・・パターンバッファメモリ
Claims (1)
- 【特許請求の範囲】 点滅する画素がマトリックス状に配列されて入力信号に
応じて予め記憶されたパターンを前記画素の集合として
表示する表示装置において、前記画素を階調表示する階
調表示手段と、 前記マトリックス状の画素の並びと平行でない表示画素
があるときには、該画素に隣接した他の画素を階調表示
するパターンとして予め記憶し、該パターンを前記階調
表示手段に出力するパターン記憶手段と、 を備えたことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3573589A JPH02213891A (ja) | 1989-02-15 | 1989-02-15 | 温度ヒューズ付き抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3573589A JPH02213891A (ja) | 1989-02-15 | 1989-02-15 | 温度ヒューズ付き抵抗器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02213891A true JPH02213891A (ja) | 1990-08-24 |
Family
ID=12450088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3573589A Pending JPH02213891A (ja) | 1989-02-15 | 1989-02-15 | 温度ヒューズ付き抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02213891A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000221944A (ja) * | 1999-02-01 | 2000-08-11 | Denso Corp | Ｅｌ表示装置の駆動方法およびｅｌ表示装置 |
-
1989
- 1989-02-15 JP JP3573589A patent/JPH02213891A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000221944A (ja) * | 1999-02-01 | 2000-08-11 | Denso Corp | Ｅｌ表示装置の駆動方法およびｅｌ表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928952B2 (en) | Image display device | |
| US7423623B2 (en) | Image display device | |
| JPH0836371A (ja) | 表示制御装置 | |
| US4201983A (en) | Addressing circuitry for a vertical scan dot matrix display apparatus | |
| US6028588A (en) | Multicolor display control method for liquid crystal display | |
| JPH02213891A (ja) | 温度ヒューズ付き抵抗器の製造方法 | |
| US5920302A (en) | Display scrolling circuit | |
| US5323143A (en) | Liquid crystal panel and liquid crystal display device | |
| JPH06138844A (ja) | 階調表示装置 | |
| US4857909A (en) | Image display apparatus | |
| JP2001272955A (ja) | 平面表示装置 | |
| JP3409927B2 (ja) | 液晶ドライバの階調制御方式 | |
| JP3074378B2 (ja) | 表示制御方法及び装置 | |
| JP2943067B1 (ja) | 表示制御方法及び装置 | |
| JP3061512B2 (ja) | オンスクリーンキャラクター表示装置 | |
| JPH0725828Y2 (ja) | 液晶表示情報処理装置 | |
| JPH06195043A (ja) | マトリックス形液晶表示装置及びその駆動方法 | |
| EP1624440A1 (en) | Image display device with plural signal output circuits | |
| JP2010066592A (ja) | ドライバｉｃ及びそれを用いた電気光学装置 | |
| JPH10301542A (ja) | 表示装置 | |
| JPH01179991A (ja) | Ｃｒｔ表示装置 | |
| JPS6352195A (ja) | 表示制御システム | |
| JPH03105386A (ja) | 表示器用コントローラ | |
| JPH0990936A (ja) | ディスプレイ表示装置 | |
| JPS62273598A (ja) | 表示制御装置 |